El DAC escalera R/2R es una alternativa popular al convertidor binariamente ponderado tradicional (R/2ⁿR), ofreciendo una configuración de resistores más simple sin sacrificar rendimiento. DAC R/2R vs. R/2ⁿR Los diseños binariamente ponderados tradicionales requieren un valor de resistor único para

¿Qué es un Circuito DAC R/2nR? El DAC R/2nR —a menudo llamado DAC de entrada binariamente ponderada— es una forma especializada del amplificador sumador inversor. Convierte un conjunto de voltajes de entrada binarios en un único voltaje analógico cuya magnitud es proporcional al número binario repre

Integrar circuitos digitales con dispositivos sensores es sencillo cuando los propios sensores son digitales —interruptores, relés y codificadores interfieren naturalmente con lógica de compuertas porque sus señales son binarias encendido/apagado. Cuando entran en juego dispositivos analógicos, la i

Un contador anillo es un tipo especial de registro de desplazamiento donde la salida de la última etapa se realimenta a la primera. Al aplicar pulsos de reloj, el patrón de datos circula indefinidamente. Por ejemplo, en un contador anillo de cuatro etapas el patrón se repite cada cuatro pulsos de re

Un registro de desplazamiento paralelo-entrada/paralelo-salida acepta datos en paralelo, los desplaza y presenta el resultado desplazado, como se ilustra a continuación. Un registro de desplazamiento universal amplía esta capacidad admitiendo carga paralela, desplazamiento serial y opciones de contr

Un registro de desplazamiento serial-entrada, paralelo-salida (SIPO) comparte el núcleo de desplazamiento de datos de su homólogo serial-entrada, serial-salida, pero expone cada etapa interna como un pin de salida independiente. Esto lo convierte en una solución ideal para convertir una única línea

Los registros de desplazamiento Paralelo-a-Serie (PISO) expanden la funcionalidad de dispositivos serie-entrada/serie-salida (SISO) permitiendo que todas las etapas carguen dato simultáneamente. Esta capacidad es esencial para convertir dato paralelo —cada bit en su propio cable— en flujo serie para

Los registros de desplazamiento que reciben dato serialmente y lo emiten serialmente son piedra angular de diseño lógico digital. Retardan cada bit por un período de reloj por etapa, permitiendo búfer de datos preciso, comunicación serie, y cruce de dominios de reloj. Cada etapa almacena un solo bit

Los registros de desplazamiento son piedra angular de circuitos lógicos secuenciales, funcionando similar a contadores pero con foco en flujo de datos en lugar de conteo. A diferencia de lógica combinacional, que reacciona solo a entradas presentes, la lógica secuencial retiene memoria de eventos pa

Hasta ahora nos hemos centrado en lógica combinacional, donde las salidas dependen únicamente de las entradas actuales. En muchas aplicaciones reales, los circuitos deben retener memoria de entradas pasadas y ajustar sus salidas en consecuencia. Tales circuitos se conocen como circuitos secuenciales

Incompleto

¿Qué es un Contador Síncrono? Un contador síncrono difiere de un contador asíncrono (ripple) en que todos los bits de salida cambian de estado simultáneamente. Al unir la entrada de reloj de cada flip-flop al mismo pulso de reloj, evitamos el retardo ripple que caracteriza a contadores ripple. Al us

Previamente examinamos un solo flip-flop J-K configurado para contar hacia atrás en secuencia binaria de dos bits (11 → 10 → 01 → 00). Para construir un contador que incremente hacia adelante, debemos analizar el patrón de cuenta forward y determinar cómo interconectar múltiples flip-flops. Los cont

Al examinar una secuencia de cuenta binaria de cuatro bits —desde 0000 hasta 1111— emerge un patrón claro en cómo cada bit oscila entre 0 y 1. El bit menos significativo (LSB) conmuta cada paso de cuenta, mientras cada bit de orden superior invierte a la mitad de frecuencia de su predecesor. Consec

Ya hemos encontrado un multivibrador monoestable en práctica: el detector de pulso dentro de un flip-flop que alimenta momentáneamente el latch durante un flanco de reloj. Un detector de pulso se clasifica como multivibrador monoestable porque tiene solo un estado de salida estable. En este estado e

En diseño digital, las entradas de dato primarias de un flip-flop —ya sean D, SR, o JK— se denominan síncronas porque su influencia en las salidas (Q y ΔQ) se manifiesta solo en un flanco de reloj. En contraste, las entradas adicionales que llamamos asíncronas —preset (PRE) y clear (CLR)— pue

El flip-flop J-K es un multivibrador bistable refinado que resuelve el estado inválido clásico del latch S-R. Integrando realimentación en las entradas set (S) y reset (R), garantiza una salida válida para cada combinación de entradas. En el diagrama abajo, observe cómo las compuertas AND tradiciona

En secciones previas examinamos latches S-R y D que responden a entradas de dato solo cuando una señal de habilitación (E) está activa. Para muchos diseños digitales, es ventajoso confinar la responsividad del latch a un intervalo muy breve en lugar de a toda la duración que la línea de enable perma

En un latch S-R con habilitación, el pin de enable permite que las salidas Q y Q̅ permanezcan latcheadas sin importar las señales S o R. Al eliminar una de esas entradas, obtenemos un latch multivibrador que elimina cualquier estado ilegal. Tal circuito se llama latch D, y su lógica interna se ve as

En diseño de lógica digital, un latch SR con habilitación (gated) es un elemento de memoria versátil que actualiza su estado solo cuando una entrada de habilitación dedicada lo permite. Esta característica es invaluable para prevenir cambios de estado no intencionados y añadir una capa extra de cont