Dominando el Latch D: Un Circuito de Memoria de 1 Bit Limpio

En un latch S-R con habilitación, el pin de enable permite que las salidas Q y Q̅ permanezcan latcheadas sin importar las señales S o R. Al eliminar una de esas entradas, obtenemos un latch multivibrador que elimina cualquier estado ilegal.

Tal circuito se llama latch D, y su lógica interna se ve así:

Aquí, la entrada R original es reemplazada por el inverso de la anterior entrada S, y la línea S ahora se llama D. Cuando el enable (E) está bajo, el latch ignora cambios en D y mantiene su último valor. Con E alto, la salida Q sigue directamente a D.

Porque la entrada R se elimina, el latch D nunca entra en estado inválido; Q y Q̅ son siempre complementarios.

Si el diagrama anterior resulta confuso, el siguiente debería simplificar el concepto:

Como los latches S-R y S-R con habilitación, el circuito de latch D puede encontrarse como su propio circuito preempaquetado, completo con símbolo estándar:

El latch D no es más que un latch S-R con habilitación con un inversor añadido para hacer R el complemento (inverso) de S.

Exploremos el equivalente en lógica de escalera de un latch D, modificado del diagrama básico de escalera de un latch S-R:

El latch D funciona como elemento de memoria de 1 bit. Para escribir un valor, ponga enable alto y lleve D al nivel lógico deseado. Cuando enable se baja después, el latch retiene ese valor, presentándolo en Q mientras Q̅ produce el complemento.

Conclusiones Clave:

• El latch D se comporta como un latch S-R pero con una sola entrada de dato. Cuando enable está asertado, la señal D directamente setea o resetea el latch; con enable desasertado, la salida permanece inalterada.
• Sirve como celda RAM de 1 bit, manteniendo valor alto o bajo cuando deshabilitado, y aceptando nuevo dato en D cuando habilitado.

Hojas de Trabajo Relacionadas:

• Hoja de Trabajo Latch Circuits - D Latch