Mejora de los Factores de Mérito de Baliga en un FET Vertical de GaN con Nanopilares, Canal 2DEG y Sustrato Estructurado

Resumen

Se presenta un nuevo transistor de efecto de campo (FET) vertical de GaN de modo de realce que incorpora un gas de electrones bidimensional (2DEG) y un patrón de sustrato (SP). Al ajustar el ancho y la altura del SP, el dispositivo logra una menor resistencia en estado de conducción (R_ON) manteniendo un alto voltaje de ruptura (BV). Simulaciones ATLAS calibradas experimentalmente demuestran que un SP de 700 nm de largo y 4,6 µm de ancho produce un aumento seis veces mayor en los Factores de Mérito de Baliga (BFOM = BV²/R_ON) comparado con un dispositivo sin patrón, sin sacrificar área. La huella nanoscópica del pilar y el SP permiten una integración de alta densidad, posicionando esta arquitectura como candidata fuerte para la electrónica de potencia futura.

Antecedentes

Los semiconductores de banda ancha como ZnO, In₂O₃, SiC y GaN han atraído gran atención por sus altos voltajes de ruptura y estabilidad térmica superior. En particular, el HEMT lateral AlGaN/GaN es candidato líder para reemplazar dispositivos de Si en aplicaciones de potencia y RF. Numerosas estrategias —tapas tipo p, implante de iones de flúor, barreras delgadas, diseños de doble canal y puertas acopladas por campo— se han explorado para realizar HEMTs de modo de realce que simplifiquen circuitos de control. Sin embargo, estos enfoques enfrentan desafíos como no uniformidad del voltaje umbral, BFOM limitado y uso excesivo de área. El compromiso entre longitud de deriva y BV dificulta además el escalado del dispositivo.

Los FETs verticales de GaN (VFETs) mitigan muchos de estos problemas al explotar el canal vertical completo y ofrecer operación de modo de realce más fácil. Estudios recientes se han centrado en aumentar BV mientras reducen R_ON mediante innovaciones estructurales, pero la ausencia de un 2DEG de alta movilidad a menudo resulta en resistencias mayores, limitando la optimización del BFOM.

Nuestro trabajo introduce un FET vertical de GaN que incorpora simultáneamente un canal 2DEG y un sustrato estructurado. Esta combinación equilibra bajo R_ON con alto BV, mientras que el pilar nanoscópico y el SP permiten integración densa de dispositivos.

Método

El dispositivo se fabrica sobre una oblea estándar Al_0.23GaN/GaN, con un sustrato tipo n fuertemente dopado sirviendo como drenaje. Los espesores de capa son: SiN (105 nm), AlGaN (20 nm) y GaN (5 µm). Un buffer n-GaN de 2×10¹⁶ cm⁻³ y una capa p-GaN de 2×10¹⁷ cm⁻³ forman el buffer y el canal compuesto, respectivamente. Una capa delgada de AlGaN induce el 2DEG, y el SP —típicamente Al₂O₃— se crece sobre el sustrato.

El esquema a muestra la estructura 3D del pilar, y b presenta la sección transversal con dimensiones etiquetadas del SP-VFET propuesto.

La secuencia de fabricación es directa: (1) crecimiento epitaxial del sustrato de conducción y capa SP; (2) grabado selectivo del patrón SP; (3) deposición y pulido del buffer n-GaN; (4) deposición de barrera AlGaN y tapa p-GaN; (5) formación de electrodos y pasivación.

Las simulaciones ATLAS se calibran contra datos experimentales de un HEMT de modo de realce con tapa p-GaN. Los parámetros del dispositivo se listan en la Tabla 1, y las características de trampas de interfaz en el límite SP/GaN se derivan de mediciones de capacitancia. Las cargas de polarización se calculan mediante ajuste cuadrático.

Mecanismo Físico

En estado de conducción, el SP-VFET exhibe un camino altamente conductor debido al 2DEG, mientras que el canal vertical estrecho limita la conductancia total. El 2DEG en la interfaz AlGaN/GaN sostiene el flujo de corriente lateral, compensando parcialmente la resistencia vertical. Dispositivos sin canal 2DEG experimentan resistencia marcadamente mayor.

Flujo de corriente directa: a dispositivo sin SP, b SP-VFET con SP corto, c SP-VFET con SP largo.

Las simulaciones muestran que la longitud de la tapa p-GaN tiene impacto mínimo en el campo eléctrico pico hasta que supera 700 nm, punto en que la tapa cubre toda la superficie. El pico de campo permanece en la esquina p-GaN independientemente de la longitud, pero una tapa más larga aplana la distribución del campo, aumentando ligeramente la resistencia por depleción del 2DEG.

Campo eléctrico a lo largo de la interfaz AlGaN/GaN para diferentes longitudes de p-GaN.

Un modelo analítico de resistencia en estado de conducción (Fig. 4) muestra que el canal 2DEG domina la conductancia; la resistencia del camino vertical se vuelve significativa solo cuando crece la longitud del SP. La resistencia en estado de conducción aumenta hiperbólicamente con la longitud del SP pero permanece prácticamente inafectada por la altura del SP por debajo de 4,7 µm, confirmando la resiliencia del 2DEG.

Redes de resistencia en estado de conducción: a sin SP, b con SP.

En estado de bloqueo, las trampas de interfaz cargadas negativamente del SP redistribuyen el campo eléctrico bajo la tapa p-GaN, reduciendo picos de campo y expandiendo la región de depleción. Esta redistribución mejora el voltaje de ruptura mientras aumenta modestamente R_ON debido a la compensación del 2DEG. Consecuentemente, el BFOM fluctúa con las dimensiones del SP.

Distribución de campo eléctrico y región de depleción: a sin SP, b SP-VFET SP corto, c SP-VFET SP largo.

Distribución de campo a lo largo de las interfaces p-GaN/AlGaN (a) y GaN/SP (b).

Resultados y Discusión

Las características de transferencia y salida para dispositivos sin SP (Fig. 7) muestran dependencia despreciable de la longitud de la tapa p-GaN, confirmando el papel del 2DEG en mantener conductancia consistente. La longitud mínima de la tapa es 400 nm para evitar concentración excesiva de campo cerca de la puerta.

Curvas de transferencia (a) y salida (b) sin SP para varias longitudes de p-GaN.

Para SP-VFETs (Fig. 8), la resistencia en estado de conducción permanece constante para alturas de SP por debajo de 4,7 µm pero aumenta con la longitud del SP, consistente con el canal vertical estrechado. El canal 2DEG permanece prácticamente inafectado por alturas moderadas de SP; solo cuando el SP está adyacente al 2DEG la carga negativa lo depleta significativamente.

Curvas de salida para variación de ancho SP (a) y longitud (b) versus dispositivo sin SP.

Mapas de densidad de corriente (Fig. 9) confirman que el SP estrecha el canal vertical, mientras que la corriente lateral permanece principalmente transportada por el 2DEG. La densidad de corriente general cambia solo ligeramente con la altura del SP.

Densidad de corriente: (a) dispositivo sin SP, (b)–(d) SP-VFET con diferentes dimensiones SP.

Los valores extraídos de R_ON y BV (Fig. 10a) revelan un aumento hiperbólico de la resistencia con la longitud del SP, mientras que BV sube hasta que la longitud del SP alcanza 700 nm. El BFOM alcanza 125 MW cm⁻² para longitud SP de 700 nm y altura 4,6 µm, representando una mejora seis veces sobre el dispositivo sin patrón.

(a) R_ON y BV extraídos; (b) BFOM versus longitud y ancho SP.

El BV mejorado surge de la capacidad del SP para redistribuir el campo eléctrico, mitigando concentraciones de pico bajo la tapa p-GaN. Las trampas de interfaz cargadas negativamente crean un campo adicional que contrarresta el campo inducido por depleción, expandiendo la región de depleción y reduciendo caminos de fuga. Mapas simulados de campo eléctrico (Fig. 12) y análisis de líneas de corte (Fig. 13) ilustran cómo el aumento de longitud SP aplana el campo y lo concentra en el borde SP, que posee un campo crítico mayor.

Campo eléctrico alrededor de la puerta para 300 V drenaje: (a) sin SP, (b)–(d) SP-VFET.

Perfiles de campo eléctrico horizontal (a) y perpendicular (b) a lo largo de la línea de corte del borde SP.

Conclusiones

Este estudio demuestra un nuevo FET vertical de GaN que aprovecha un canal 2DEG y un patrón de sustrato nanoscópico para mejorar marcadamente el BFOM. Al mitigar el pico de campo eléctrico bajo la tapa p-GaN y crear una nueva región de alto campo a través del SP, el dispositivo logra una mejora seis veces en BFOM a 700 nm de longitud SP y 4,6 µm de altura. El diseño compacto del pilar y la huella mínima del SP hacen la arquitectura altamente adecuada para aplicaciones de potencia integrada densa.

Abreviaturas

n_A

Concentración de dopaje de GaN tipo p

n_D

Concentración de dopaje de GaN tipo n

2DEG

Gas de electrones bidimensional

Al_0.23GaN

Nitruro de aluminio galio (23 % Al)

Al₂O₃

Óxido de aluminio

BFOM

Factores de Mérito de Baliga

SP

Patrón de sustrato

E-field

Campo eléctrico

FET

Transistor de efecto de campo

GaN

Nitruro de galio

HEMT

Transistor de alta movilidad de electrones

H_G

Altura de la puerta

H_W

Altura del patrón de sustrato

L_D

Longitud del dispositivo

L_G

Longitud de la puerta

L_P

Longitud de la tapa p-GaN

L_W

Longitud del patrón de sustrato

SiN

Nitruro de silicio

SP-VFET

Transistor vertical de efecto de campo con patrón de sustrato

W_D

Profundidad del dispositivo

σ_p

Carga de polarización