Optimización de TFETs bidireccionales simétricos S/D con control bilateral de compuerta: Parámetros estructurales y rendimiento bidireccional

Resumen

En este artículo se propone un transistor de efecto túnel (TFET) bidireccional, simétrico e intercambiable fuente/drenaje (S/D) con control bilateral de compuerta (B-TFET), que muestra la ventaja de características de conmutación bidireccional y compatibilidad con circuitos integrados CMOS comparado con el TFET asimétrico convencional. Se discuten y explican en detalle los efectos de los parámetros estructurales, como las concentraciones de dopaje de las regiones N⁺ y P⁺, longitud de la región N⁺ y longitud de la región intrínseca, sobre el rendimiento del dispositivo, como características de transferencia, relación I_on–I_off y pendiente subumbral (SS), y el mecanismo interno.

Introducción

El consumo de energía es uno de los principales problemas de la industria de circuitos integrados. Si un dispositivo funciona en estado encendido, su corriente de conducción debe alcanzar un valor crítico; cuando la corriente alcanza este valor, el voltaje de compuerta correspondiente se define como voltaje umbral. Cuando el dispositivo está en estado apagado, el voltaje de compuerta correspondiente debe ser un valor diferente al del estado crítico encendido, a menudo llamado voltaje de estado apagado. El concepto de pendiente subumbral (SS) se aplica al dispositivo que opera entre el estado apagado y el estado crítico encendido, que es igual al cambio en voltaje de compuerta cuando la corriente aumenta en un orden de magnitud. Cuando el dispositivo está bien diseñado, el valor de corriente crítico de estado encendido, voltaje umbral y voltaje de estado apagado del dispositivo han sido determinados; entonces, un SS menor corresponde a cambios de corriente más fuertes en la zona subumbral, una corriente estática menor del dispositivo en estado apagado, y menor consumo de energía estático del dispositivo. El SS de los transistores de efecto de campo semiconductor óxido metálico (MOSFET), que son las celdas unitarias básicas ampliamente usadas en circuitos integrados, está limitado por el mecanismo físico de la corriente generada mientras el dispositivo funciona y no puede ser inferior al valor límite de 60 mV/dec. Para superar esta limitación, se ha propuesto en años recientes un transistor de efecto túnel (TFET PIN o NIP) basado en tecnología de silicio. Un TFET convencional se forma añadiendo una capa de semiconductores intrínsecos de bajo dopaje entre materiales semiconductores tipo p y n. Comparado con MOSFET, el TFET tiene las ventajas de alta sensibilidad y bajo consumo de energía estático [1]. El TFET conmuta modulando el túnel cuántico a través de una barrera en lugar de modular la emisión termoiónica sobre una barrera como en el MOSFET tradicional. Así, el TFET no está limitado por la cola térmica de Maxwell-Boltzmann de los portadores, que limita el SS del MOSFET a 60 mV/dec a temperatura ambiente [2] (exactamente 63 mV/dec a 300 K). El concepto fue propuesto por Chang et al. mientras trabajaban en IBM [3]. Por primera vez, Joerg Appenzeller y sus colegas en IBM demostraron que el SS del TFET podía ser menor a 60 mV/dec. El TFET puede usarse como interruptores electrónicos de alta eficiencia energética [4], rompiendo el cuello de botella de los MOSFET y reduciendo enormemente el consumo de energía de los CI. El proceso de producción es compatible con MOSFETs. Es probable que reemplace al transistor MOSFET como unidad básica de circuitos integrados de próxima generación. Por tanto, los TFET se han convertido en un tema candente en años recientes [5, 6]. Para mejorar el rendimiento de los TFET en términos de SS, corriente directa y fuga inversa, se han realizado muchos estudios sobre diseño y optimización de estructura de dispositivos TFET, enfocándose principalmente en mejorar la forma de la estructura del canal y electrodo de compuerta [7-12] y materiales dieléctricos de compuerta con diferentes funciones de trabajo. El análisis de características y optimización de estructura del material dieléctrico de compuerta [13-15] y dieléctricos de compuerta con diferentes constantes dieléctricas se han realizado [15-20]. En física de dispositivos, el modelado analítico de TFETs con estructura de doble compuerta [21-27] y estructura de compuerta envolvente [28-33] también se ha realizado extensamente. Una desventaja de los TFET basados en silicio comparados con MOSFETs es la menor corriente directa, y la magnitud de la corriente directa está determinada por la eficiencia de generación de corriente de túnel. La eficiencia de generación de corriente de túnel puede aumentarse reduciendo la banda prohibida entre banda de valencia y conducción en la región usada para generar corriente de túnel banda-a-banda o reduciendo el espesor de la región de túnel. Por tanto, en ingeniería de materiales, se han desarrollado extensamente dispositivos TFET basados en materiales semiconductores de banda prohibida estrecha y estructuras de túnel heteroestructura [34-38]. Mientras tanto, la introducción de materiales bidimensionales en TFETs como capas de túnel de espesor ultra-delgado se ha estudiado extensamente [39-44]. Además, algunos artículos han reportado la fiabilidad de TFETs, como el efecto del dopaje de fuente en el entrelazamiento de banda de túnel [45], el efecto de túnel asistido por trampas en las características subumbrales de TFETs [46], y el efecto del dopaje aleatorio en la perturbación del rendimiento del dispositivo [47]. Sin embargo, los resultados de investigación actuales se centran principalmente en las características y principios de funcionamiento básicos de TFETs individuales, y el propósito fundamental más importante de la investigación y desarrollo de TFETs es proporcionar una unidad estructural básica con menor consumo de energía y reemplazar la estructura MOSFET existente. Para lograr este objetivo fundamental, debe ponerse en un circuito específico para verificar su compatibilidad con tecnología MOSFET. Actualmente, la investigación sobre estrategia de diseño de circuitos basada en dispositivos TFET se realiza gradualmente, como circuitos analógicos y de señal mixta [48-50], circuitos lógicos digitales [50, 51], diseño de circuitos de gestión de energía [52]. También hay estudios sobre diseño de circuitos híbridos basados en MOSFETs y TFETs [53]. Sin embargo, los tipos de dopaje de la región de fuente y drenaje son opuestos entre sí, lo que crea una asimetría de región de fuente y drenaje. Esta estructura asimétrica hace imposible reemplazar completamente al MOSFET con la simetría fuente/drenaje.

Tomemos el TFET tipo n como ejemplo. El lado con impureza tipo p se usa como región de fuente, mientras el otro lado con impureza tipo n se usa como región de drenaje. Cuando el dispositivo funciona, una diferencia de potencial positiva debe aplicarse desde la región de drenaje a la de fuente. Si se intercambian el electrodo de fuente y drenaje, es decir, la región de impureza tipo p se pone a un potencial más alto relativo a la región de impureza tipo n, entonces la unión PN formada por la región de impureza tipo p y tipo n estará siempre en estado de polarización directa, lo que causa el fallo de la función de control del electrodo de compuerta, el TFET estará casi siempre en estado encendido y no podrá apagarse. En otras palabras, causa el fallo de la función de conmutación del TFET. En otras palabras, los módulos funcionales de circuito (como puertas de transmisión), que deben usar las características de conmutación bidireccional de transistores para funcionar normalmente, son difíciles de realizar usando TFETs convencionales con estructura asimétrica de fuente y drenaje. Para resolver estos problemas, propusimos un TFET bidireccional simétrico e intercambiable fuente/drenaje (B-TFET) [54], que muestra la ventaja de características de conmutación bidireccional y compatibilidad con circuitos integrados CMOS comparado con TFETs asimétricos tradicionales. En este artículo, proponemos un B-TFET modificado con control bilateral de compuerta y canal planar. Se explican en detalle los efectos de parámetros estructurales clave, como concentraciones de dopaje de regiones N⁺ y P⁺, longitud de región N⁺ y longitud de región intrínseca, sobre el rendimiento del dispositivo, como características de transferencia, relación I_on–I_off y pendiente subumbral, basados en análisis físico. Posteriormente, estos parámetros estructurales clave se optimizan.

Métodos

La Fig. 1a muestra una vista superior esquemática del B-TFET tipo N con control bilateral de compuerta y canal planar. La Fig. 1b muestra una vista transversal del B-TFET tipo N con control bilateral de compuerta. A diferencia del TFET convencional, el B-TFET propuesto es completamente simétrico, las regiones dopadas P⁺ intercambiables fuente/drenaje se colocan a cada lado del cuerpo de silicio, y el electrodo de compuerta se coloca a ambos lados del cuerpo de silicio. La estructura completa del dispositivo es simétrica. La región dopada N⁺ está en la parte central del cuerpo de silicio. L y W son la longitud total y ancho total del dispositivo propuesto, respectivamente. L_i es la longitud de la región intrínseca; L_N+ es la longitud de la región N⁺; L_S/D y W_S/D son la longitud y ancho de las regiones intercambiables fuente/drenaje dopadas P⁺, respectivamente; T es el espesor del cuerpo de silicio; t_ox es el espesor del óxido de compuerta; t_i es el espesor de la región de túnel intrínseca entre la región S/D y el óxido de compuerta.

En este artículo, todos los modelos físicos como el modelo estadístico de Fermi, modelo de movilidad CVT, modelo de recombinación Auger, modelo de estrechamiento de banda prohibida y un modelo estándar de túnel banda-a-banda están activados. Todos los parámetros del dispositivo en este artículo se listan en la Tabla 1.

Resultados y Discusión

La Fig. 2a, b muestran la característica de transferencia, relación I_on–I_off y SS promedio con diferentes N_D (10¹⁸–10²¹ cm⁻³). En la Fig. 2a, N_D afecta la intensidad de la corriente de fuga drenaje-fuente polarizada inversamente. Con el aumento de la concentración de dopaje, la corriente de fuga se suprime significativamente, y la corriente directa no cambia significativamente. En la Fig. 2b, el SS y la relación I_on–I_off también se ven afectados por N_D. Con el aumento de la concentración de dopaje, como la corriente de fuga inversa se suprime significativamente, la corriente en el punto de operación estático disminuye, por lo que el SS promedio también disminuye. Como la corriente directa es mucho menos afectada que la fuga inversa, la relación I_on–I_off aumenta con el aumento de la concentración de dopaje. La Fig. 2c, d muestran las distribuciones de potencial 2D del B-TFET propuesto con N_D igual a 10¹⁹ cm⁻³ y 10²¹ cm⁻³, respectivamente. Cuando el electrodo de compuerta está polarizado inversamente, se generará un fuerte campo eléctrico entre el electrodo de drenaje polarizado directamente y el electrodo de compuerta polarizado inversamente, lo que resulta en un fuerte túnel banda-a-banda cerca de la región de drenaje. Entre los pares electrón-hueco resultantes, los electrones pueden fluir directamente fuera del electrodo de drenaje, mientras que los huecos de la banda de valencia deben fluir a través de la región N⁺, posteriormente a la región intrínseca en el lado de la fuente y ser descargados por el electrodo de fuente para formar la corriente de fuga continua. Para minimizar la corriente de fuga, los huecos producidos por túnel banda-a-banda deben bloquearse efectivamente para que no fluyan fuera de la región N⁺. Comparado con la región N⁺ de menor concentración, la región N⁺ con mayor concentración forma una mayor diferencia de potencial entre la región P⁺ y N⁺, es decir, el valor de potencial en el límite entre la región intrínseca y la región N⁺ aumentará con el aumento de N_D porque la región N⁺ con mayor concentración puede producir una mayor diferencia de concentración electrónica entre fuente y drenaje. Entonces, más electrones pueden difundirse desde la región N⁺ a las regiones intrínsecas a ambos lados de la región N⁺, lo que aumenta la cantidad de carga positiva (compuesta principalmente de donantes) en la región N⁺ tras la ionización y consecuentemente aumenta la diferencia de potencial entre la región P⁺ y N⁺. Precisamente porque la región N⁺ con mayor concentración de dopaje tiene un potencial más alto que ambos lados de fuente y drenaje tras la ionización, los huecos generados por túnel banda-a-banda cerca de la región de drenaje pueden bloquearse más efectivamente, lo que disminuye más efectivamente la corriente de fuga.

Además de la concentración de dopaje de la región N⁺, otro parámetro clave de la región N⁺ que puede afectar significativamente la corriente de fuga polarizada inversamente es la longitud de la región N⁺. La Fig. 3a, b muestran las características de transferencia I_ds–V_gs del B-TFET propuesto con diferentes L_N+. La corriente de fuga polarizada inversamente disminuye en gran medida con el aumento de L_N+. Como muestra la Fig. 2b, el SS y la relación I_on–I_off también se ven afectados por L_N+. Con el aumento de L_N+, como la corriente de fuga inversa se suprime significativamente, la corriente en el punto de operación estático y el SS promedio también se reducen. La corriente directa es mucho menos afectada que la fuga inversa, y la relación I_on–I_off aumenta con el aumento de L_N+. La Fig. 3c, d muestran la distribución de concentración de huecos 2D del B-TFET propuesto con L_N+ igual a 2 nm y 80 nm, respectivamente. Cuando L_N+ es 2 nm, la concentración mínima de huecos en la región N⁺ es mayor a 10¹⁷ cm⁻³, mientras que cuando L_N+ es 80 nm, la concentración mínima de huecos es menor a 10¹⁴ cm⁻³. El aumento de la longitud de la región N⁺ mejora su capacidad para impedir que los huecos pasen a través de la región N⁺. Como portador minoritario no equilibrado en la región N⁺, cuando la región N⁺ es más larga, más huecos se recombinarán con electrones antes de pasar a través de la región N⁺, por lo que el aumento de la longitud de la región N⁺ también puede formar una corriente de fuga polarizada inversamente continua. El SS promedio puede reducirse a 40,2 mV/dec, y la relación I_on–I_off puede superar 10¹⁰.

La Fig. 4a, b muestran las características de transferencia I_ds–V_gs y cambios en SS y relación I_on–I_off del B-TFET propuesto con diferentes L_i, respectivamente. La corriente directa disminuye con el aumento de L_i porque la resistencia de la región intrínseca es proporcional a su longitud. Entonces, para maximizar la corriente directa, la longitud de la región intrínseca debe minimizarse. Sin embargo, la disminución de la longitud de la región intrínseca aumenta el campo eléctrico en la región intrínseca entre la región P⁺ de fuente y la región N⁺, por lo que la curvatura de banda cerca de esta región es mayor que la región intrínseca cerca del electrodo de drenaje, lo que induce más corriente de fuga polarizada inversamente. La Fig. 4c, d muestran la distribución de potencial polarizada inversamente 2D del B-TFET propuesto para L_i igual a 4 nm y 100 nm, respectivamente. Para el caso de L_i más corto (4 nm), el campo eléctrico en la región intrínseca entre la región P⁺ de fuente y la región N⁺ cerca del electrodo de fuente es mucho más fuerte que en la región intrínseca entre la región P⁺ de drenaje y la región N⁺ cerca del electrodo de drenaje. Entonces, la corriente de fuga permanece casi constante, independiente del cambio en voltaje de compuerta. La Fig. 4b muestra que el rango de valor óptimo de L_i es aproximadamente 7–10 nm, donde el SS disminuye a un valor de valle de 41 mV/dec y la relación I_on–I_off aumenta a un valor máximo de casi 10⁸.

La Fig. 5a, b muestran las características de transferencia I_ds–V_gs y cambio en SS y relación I_on–I_off del B-TFET propuesto con diferentes N_A. La Fig. 5a muestra que al aumentar la concentración de la región dopada P⁺, se puede obtener menor SS y mayor corriente directa. La corriente de fuga polarizada inversamente no se ve afectada obviamente por el cambio en N_A, pero la corriente directa puede aumentarse con el aumento de N_A. En la Fig. 5b, tanto el SS como la relación I_on–I_off pueden mejorarse aumentando N_A. La Fig. 5c, d muestran la distribución de campo eléctrico 2D del B-TFET propuesto con N_A igual a 10¹⁹ cm⁻³ y 10²¹ cm⁻³, respectivamente. El aumento de N_A aumenta el campo eléctrico en la región de túnel intrínseca; entonces, más pares electrón-hueco pueden generarse a través de túnel banda-a-banda, lo que aumenta la corriente directa del B-TFET propuesto.

Según la discusión anterior, tanto N_D como N_A deben establecerse al valor máximo posible. El rango de valor óptimo de L_i es 7–10 nm. Sin embargo, hay un compromiso entre el consumo de energía estático y L_N+. La Fig. 6 muestra las características de transferencia I_ds–V_ds del B-TFET optimizado con diferentes L_N+. L_N+ puede seleccionarse según diferentes requisitos de diseño de consumo de energía estático. Como compromiso, para asegurar que la relación I_on–I_off esté por encima de 10⁸, se recomienda L_N+ por encima de 20 nm. La corriente de encendido aumenta a aproximadamente 6 × 10⁻⁶ A, y el SS se reduce a 38 mV/dec.

Conclusiones

En este artículo, se analizan los efectos de los parámetros estructurales y mecanismo interno de un transistor de efecto túnel bidireccional, simétrico e intercambiable fuente/drenaje con control bilateral de compuerta. Se discuten en detalle los efectos de parámetros clave como la concentración y longitud de la región N⁺, longitud de la región intrínseca entre las regiones P⁺ y N⁺, y concentración de la región P⁺. Comparado con el TFET convencional, el B-TFET tiene la ventaja de fuerte resistencia a la corriente de fuga polarizada inversamente. Posteriormente, se puede obtener buen rendimiento como menor SS promedio y mayor relación I_on–I_off. Además, debido a la simetría estructural y características de conmutación bidireccional e intercambiable fuente/drenaje, es más compatible con el circuito CMOS.