Ge pMOSFET de alta movilidad con pasivación de Si amorfo:impacto de la orientación de la superficie

Comparación de a yo _ACTIVADO , b yo _fuga , c SS y d V _TH para los pMOSFET de Ge orientados a (001), (011) y (111) con una t _Si de 0,9 nm

Los espesores de Si / SiO ₂ IL en transistores con 0,9 nm t _Si en diferentes orientaciones de superficie se estudian utilizando capacitancia de inversión C _inv versus V _GS medición, como se muestra en la Fig. 5. Las mediciones de barrido hacia adelante y hacia atrás exhiben una histéresis insignificante en los dispositivos. Los transistores exhiben la magnitud similar de C _inv , ~ 1,56 μF / cm ² , correspondiente al espesor efectivo capacitivo (CET) de 2,2 nm. La Figura 5b muestra los resultados estadísticos de C saturado _inv para los dispositivos, que demuestran la pequeña diferencia en C _inv en los transistores en diferentes orientaciones de superficie. Esto indica que la tasa de pasivación del Si amorfo por pulverización catódica con magnetrón es independiente de la orientación de la superficie. La regla de los cambios de izquierda a derecha de la C _inv - V _GS curvas es muy consistente con la de V _TH para los dispositivos en la Fig. 4d, que podría ser inducida por la concentración de dopaje ligeramente diferente en diferentes sustratos de orientación.

un Comparación de inversión C _inv - V _GS curvas entre los Ge pMOSFET con 0,9 nm t _Si en diferentes orientaciones. Se muestran barridos hacia adelante y hacia atrás. b Gráficos estadísticos para la C saturada _inv de los dispositivos que muestran diferencias insignificantes en C _inv en el régimen de inversión

La Figura 6 compara las características de movilidad de los transistores con 0.9 nm t _Si en varias orientaciones de superficie. El μ _ef se extrajo utilizando un método basado en la pendiente de resistencia total [14]. Los pMOSFET de Ge (001) exhiben una movilidad de canal mucho mayor en comparación con los dispositivos en las orientaciones (011) y (111). Los transistores en el sustrato (001) alcanzan un pico μ _ef de 278 cm ² / V · s con una densidad de carga de inversión Q _inv de ~ 3,5 × 10 ¹² cm ⁻² , que es 2,97 veces mayor que la movilidad universal de Si. Rugosidad de la superficie en la interfaz Si / Ge y densidad de los estados de la interfaz ( D _eso ) puede afectar a μ _ef de los dispositivos con una densidad de portadora de inversión alta. Es poco probable que las obleas Ge compradas comercialmente con varias orientaciones de superficie tengan la diferencia obvia en la rugosidad de la superficie. Por lo tanto, se especula que la mejora de la movilidad en los dispositivos orientados a (001) se debe principalmente a la reducción de la dispersión de portadora contribuida por los estados de la interfaz. En este trabajo, evaluamos la brecha media D _eso de los dispositivos, y con el t fijo _Si de 0,9 nm, los pMOSFET de Ge orientados a (001) tienen el espacio medio inferior D _eso en comparación con las otras orientaciones.

Gráfico de μ _ef versus Q _inv para Ge pMOSFET con 0,9 nm t _Si en sustratos orientados (001), (011) y (111). Los pMOSFET de Ge (001) logran una mejora de 2,97 veces en μ _ef a una Q _inv de 3,5 × 10 ¹² cm ⁻² en comparación con la movilidad universal Si. El μ _ef se extrajo utilizando un método basado en la pendiente de resistencia total [17]

El impacto de t _Si sobre el rendimiento eléctrico de los Ge pMOSFET también se investiga. Las figuras 7a, b presentan el I medido _DS - V _GS y yo _DS - V _DS curvas, respectivamente, de los pMOSFET de Ge orientados (111) con t _Si de 0,5, 0,7 y 0,9 nm a V _DS de - 0.05 y - 0.5 V. Los transistores tienen un L _G de 1,5 μm. Se observa que Ge pMOSFET con 0.9 nm t _Si exhiben características de transferencia mejoradas en comparación con los dispositivos con t más delgados _Si , pero yo _ACTIVADO del dispositivo disminuye con el aumento de t _Si . En V _DS de - 1,5 V y V _GS - V _TH de - 0.8 V, Ge (111) pMOSFET con 0.5 nm t _Si demuestra una mejora del 32% en I _ACTIVADO en comparación con el dispositivo con 0,9 nm t _Si . La Figura 8 traza los resultados estadísticos de I _ACTIVADO , yo _fuga , SS y V _TH de los Ge pMOSFET en (111) -orientación con diferentes t _Si . De la Fig. 8a, vemos que los transistores con 0.5 nm t _Si lograr el I mejorado _ACTIVADO en comparación con los dispositivos con t más gruesa _Si , que se debe al transistor con 0,5 nm t _Si que tiene un CET más pequeño, lo que lleva a un C más alto _inv . Se nota que yo _fuga disminuye con el aumento de t _Si (Fig. 8b) y transistores con 0,5 nm t _Si tiene las características de SS inferiores a las de los dispositivos con capa de pasivación de Si amorfo de 0,7 y 0,9 nm (Fig. 8c). Esto podría deberse a los transistores con 0,5 nm t _Si tener una brecha media más alta D _eso . La relación entre SS y midgap D _eso de Ge pMOSFET se puede expresar mediante SS =ln (10) ⋅ ( kT / q) ⋅ [1 + ( C _eso + C _d ) / C _buey ], donde C _buey , C _d y C _eso son capacitancia de óxido, capacitancia de capa de agotamiento y capacitancia de trampas de interfaz, respectivamente. C _eso se puede calcular con q × D _eso , eran D _eso es la densidad de la trampa de la interfaz. Aunque el transistor con 0,5 nm t _Si tiene la C más grande _buey en comparación con los otros dos dispositivos, su intervalo medio superior D _eso puede conducir a un SS inferior a los dispositivos con el t más grueso _Si . La pasivación de la superficie también afectará al I _fuga desde el desagüe hasta la fuente. Con el barrido de V _GS de posición a negativo, el canal pasa del modo de acumulación al modo de inversión. Sin embargo, si el D _eso es alto, algunos puntos en la superficie del canal están fijados por las trampas de interfaz y se pueden formar las rutas de fuga, aumentando I _fuga desde el desagüe hasta la fuente. Como se muestra en la Fig. 8d, los pMOSFET de Ge (111) muestran el desplazamiento de V _TH a V negativo _GS dirección con el aumento de t _Si , que se atribuye al aumento del AEC. Además, la densidad de trampas en la mitad inferior de la banda prohibida parece aumentar para la t más delgada _Si , lo que podría provocar el cambio de V _TH [2].

un yo _DS - V _GS y yo _G - V _GS y b yo _DS - V _DS curvas de Ge (111) pMOSFET con varios t _Si . Transistor con 0,5 nm t _Si muestra una mejora del 32% en I _ACTIVADO en comparación con el dispositivo con 0,9 nm t _Si en V _DS de - 1,5 V y V _GS - V _TH de - 0,8 V

Comparación de a yo _ACTIVADO , b yo _fuga , c SS y d V _TH para pMOSFET Ge orientados (111) con 0,5, 0,7 y 0,9 nm t _Si mostrando que los transistores con 0.5 nm t _Si tengo el mejor yo _ACTIVADO , pero peor SS y I _fuga características en comparación con dispositivos con t más grueso _Si

La figura 9a muestra la C _inv en función de V _GS curvas para los Ge pMOSFET en la superficie orientada (111) con t _Si de 0,5, 0,7 y 0,9 nm medidos a una frecuencia de 300 kHz. Los valores CET en las regiones de inversión se extraen para que sean 1.8, 1.9 y 2.2 nm para los dispositivos con 0.5, 0.7 y 0.9 nm t _si , respectivamente. μ _ef en función de Q _inv Las características de los dispositivos se extraen y se muestran en la Fig. 9b. El Ge pMOSFET orientado a (111) con 0,7 nm t _si logra la máxima movilidad máxima de 229 cm ² / V s, que es 2,27 veces mayor en comparación con la movilidad universal Si. Cabe señalar que los dispositivos con 0,5 nm t _Si exhiben una μ significativamente mejorada _ef sobre los transistores con una t más gruesa _Si a un Q alto _inv (p. ej., 10 ¹³ cm ⁻² ). Esto también conduce a un I más alto _ACTIVADO en alto V _GS - V _TH en los dispositivos con 0,5 nm t _Si en comparación con los dispositivos con 0,7 y 0,9 nm t _Si . El μ _ef a un Q alto _inv disminuye como t _Si aumenta de 0,5 nm a 0,7 ~ 0,9 nm, lo que se atribuye al hecho de que la mayor rugosidad de la superficie conduce a una mayor dispersión de la rugosidad de la superficie de los portadores. Durante la pasivación de la superficie de Ge mediante la pulverización catódica con magnetrón a temperatura ambiente, la difusión de los átomos de la superficie se suprime en gran medida. Entonces, con el aumento de t _Si , la rugosidad de la superficie es mayor, lo que se puede observar en las imágenes HRTEM de la Fig. 2.

un C _inv - V _G características medidas a 300 kHz para dispositivos orientados a (111) con 0,5, 0,7 y 0,9 nm t _Si . b μ _ef en función de Q _inv para Ge pMOSFETs [17]

En la Fig. 10, comparamos el μ _ef de los Ge pMOSFET en este trabajo con los de los transistores Ge relajados reportados con Si por evaporación de haz E, SiH ₄ , Si ₂ H _6, y Si ₃ H ₈ pasivación. En comparación con el Si amorfo por evaporación por haz E en la Ref. [15], los pMOSFET de Ge en este trabajo exhiben la mejora significativa de μ _ef . Se ve que, en el CET similar, los pMOSFET de Ge que utilizan pasivación de Si amorfo por pulverización catódica con magnetrón tienen μ más bajos _ef en comparación con los dispositivos con Si ₂ H ₆ pasivación. El proceso de pasivación con Si amorfo debe optimizarse aún más para mejorar la movilidad del portador.

un μ _ef para los Ge pMOSFET en este trabajo frente a los resultados publicados para los Ge pMOSFET relajados. b , c Evaluación comparativa de μ _ef extraído en Q _inv =5 × 10 ¹² y 1 × 10 ¹³ cm ⁻² , respectivamente, de los Ge pMOSFET con los diferentes valores CET [18, 19]

Ge pMOSFET con las diferentes t _Si en la superficie orientada (001) también se caracterizan. Las figuras 11a, b ilustran el I medido _DS - V _GS y yo _DS - V _DS curvas, respectivamente, de un par de pMOSFET Ge (001) con 0,5 y 0,9 nm t _Si . Similar a los dispositivos orientados (111), Ge (001) pMOSFET con 0.5 nm t _Si obtiene la mejora en I _ACTIVADO pero la degradación en I _fuga en comparación con el transistor con 0,9 nm t _Si .

un Medido I _DS - V _GS y yo _G - V _GS curvas de Ge pMOSFET orientados a (001) con 0,5 y 0,9 nm t _Si . b yo _DS - V _GS curvas de los dispositivos

La brecha intermedia D _eso Las características de los Ge pMOSFET se estudian mediante el método de [16], y los valores de D _eso son calculados por D _eso =[SSlog (e) / ( kT / q ) - 1] C _G / q , [16] donde q es la carga del electrón, k es la constante de Boltzmann, T es la temperatura absoluta y C _G es la capacitancia medida de la puerta por unidad de área. La figura 12 muestra D _eso en función del espesor del Si amorfo con varias orientaciones superficiales de Ge. Para una superficie orientada (111), un dispositivo con 0,7 nm t _si tiene la D más baja _eso valor. Con el t de 0,9 nm _Si , El dispositivo orientado a (001) tiene la D inferior _eso en comparación con los transistores en otras orientaciones.

D _eso versus el espesor de Si amorfo con varias orientaciones de superficie de Ge

Finalmente, comparamos las características eléctricas clave de los Ge pMOSFET en las diferentes orientaciones en la Tabla 1. Con una t fija _Si , Ge (001) pMOSFET tiene un rendimiento eléctrico mejorado en comparación con las otras dos orientaciones. La corriente de la unidad se puede mejorar reduciendo el t _Si de 0,9 nm a 0,5 nm, lo que se debe a que el t más delgado _Si proporciona un CET significativamente reducido sin causar degradación en μ _ef .

Conclusiones

El pMOSFET de Ge pasivado por Si amorfo se demuestra en el sustrato orientado (001) -, (011) - y (111). Con una t _Si de 0,9 nm, la I mejorada _ACTIVADO y las características SS se obtienen en los pMOSFET Ge orientados (001) en comparación con los dispositivos en las orientaciones (011) y (111), debido a la mayor μ _ef y espacio medio inferior D _eso . Ge (001) pMOSFET con 0,9 nm t _Si lograr una movilidad máxima de 278 cm ² / V s en una Q _inv de 3,5 × 10 ¹² cm ⁻² , que es 2,97 veces mayor que la movilidad universal de Si. Está demostrado que I _ACTIVADO de los dispositivos se mejora con la disminución de t _Si debido a la reducción de CET. Pero Ge pMOSFET con t más grueso _Si exhiben el piso superior de oscilación y fugas por debajo del umbral, debido a ese espacio intermedio D _eso se puede reducir aumentando t _Si .

Abreviaturas

ALD:

Deposición de la capa atómica

BF ₂ ⁺ :

Ión de fluoruro de boro

CET:

Espesor efectivo capacitivo

Ge:

Germanio

GeO _x :

Óxido de germanio

HF:

Ácido fluorhídrico

HfO ₂ :

Dióxido de hafnio

HRTEM:

Microscopio electrónico de transmisión de alta resolución

IL:

Capa interfacial

MOSFET:

Transistores de efecto de campo semiconductores de óxido metálico

Ni:

Níquel

Si:

Silicio

SS:

Oscilación del subumbral

TaN:

Nitruro de tantalio

TDMAHf:

Tetrakis (dimetilamido) hafnio

Transistor de efecto de campo SnSe2 con alta relación de encendido / apagado y fotoconductividad con conmutación de polaridad Estudio de toxicidad de nanopartículas de perovskita en células epiteliales de las vías respiratorias