Referencia de voltaje sin resistores de ultra-bajo consumo con PSRR excepcional

Resumen

En este artículo se presenta una referencia de voltaje subumbral sin resistores de nano-vatio con alto ratio de rechazo de fuente de alimentación (PSRR). Se propone un divisor de voltaje MOS auto-polarizado para proveer corriente de sesgo para toda la referencia de voltaje, que es una corriente de coeficiente de temperatura positivo (TC) conteniendo características de voltaje de umbral. Al inyectar la corriente generada en un transistor con diferente voltaje de umbral, se realiza un delta voltaje de umbral con TC negativo grandemente reducido y compensado en temperatura por un ítem PTAT positivo generado al mismo tiempo. Por tanto, una referencia de voltaje estable en temperatura se logra en el método compacto propuesto con bajo consumo de potencia y alto PSRR. Resultados de verificación con tecnología CMOS 65 nm demuestran que el voltaje de alimentación mínimo puede ser tan bajo como 0,35 V con área activa 0,00182 mm². El voltaje de referencia generado es 148 mV, con TC de 28 ppm/°C para rango −30 a 80 °C. La sensibilidad de línea es 1,8 mV/V, y el PSRR sin capacitor de filtrado a 100 Hz es 53 dB con consumo 2,28 nW.

Introducción

La referencia de voltaje es uno de los módulos centrales en sistemas electrónicos, ampliamente usada en electrónica médica, gestión de potencia, sensores ambientales inalámbricos y circuitos de comunicaciones. A medida que el voltaje de alimentación de sistemas electrónicos continúa disminuyendo con mejora tecnológica, los requisitos para referencia de voltaje de bajo consumo con tecnología nanométrica aumentan críticamente [1, 2].

Referencias de voltaje convencionales se basan en circuito de referencia de banda prohibida (BGR), que es suma ponderada de V_BE y voltaje térmico [3, 4]. Sin embargo, debido al comportamiento no lineal de temperatura de V_BE, es esencial usar enfoques de compensación de curvatura para mejorar precisión de BGR [5, 6]. Otra desventaja de BGR es el consumo de potencia. El V_BE es alrededor 0,7 V sin reducirse con mejora de proceso, lo que restringe absolutamente el voltaje de alimentación. Estos hacen BGRs inadecuados para aplicaciones de bajo voltaje y nanoescala.

Para lograr operación de bajo consumo, referencias de voltaje subumbral solo-MOS se adoptan gradualmente [7,8,9,10]. Como transistores en región de inversión débil tienen ventajas inherentes en aplicaciones de bajo consumo con corriente muy pequeña, el consumo de potencia de referencias de voltaje relativas puede reducirse efectivamente. Además, como las características de transistor de efecto de campo metal-óxido-semiconductor (MOSFET) son consistentes con mejora de proceso, referencia de voltaje basada en MOSFET es más adaptable a tecnologías avanzadas. Adicionalmente, el uso de resistores también debe evitarse en aplicaciones de bajo consumo. Como la corriente en la referencia de voltaje es usualmente inversamente proporcional al valor de resistencia, bajo disipación significa resistores de alto ohmio [10], que pueden inducir ruido grande ocupando gran área de chip.

Ratio de rechazo de fuente de alimentación (PSRR) es otro parámetro importante de referencia de voltaje. Soluciones convencionales para mejorar PSRR son a costa de área de chip y consumo de potencia, como amplificadores adicionales [11], transistores de canal largo [12], estructuras cascode y etapa de ganancia adicional [13].

Para superar los problemas mencionados, una referencia de voltaje subumbral solo-MOSFET sin resistores de nano-vatio con alto PSRR se propone en este breve, adecuada para tecnología avanzada como proceso nanométrico. Un divisor de voltaje MOSFET auto-polarizado para mejora de PSRR se adopta en la referencia de voltaje propuesta, que puede generar corriente de TC positivo conteniendo características de voltaje de umbral. La corriente sirve como corrientes de sesgo para toda la referencia de voltaje. Además, el voltaje de umbral embebido en la corriente de sesgo es reproducido inyectando corriente de sesgo en MOSFET con diferentes voltajes de umbral en el artículo. Con el método propuesto, se obtiene un delta voltaje de umbral (ΔV_TH) con TC negativo grandemente reducido. Además, un ítem proporcional a temperatura absoluta (PTAT) ponderado también se obtiene, mientras una suma ponderada de ΔV_TH y voltaje PTAT se realiza al mismo tiempo. Debido a cancelación mutua de TC de dos voltajes de umbral diferentes, el voltaje PTAT requerido puede reducirse grandemente para compensación de temperatura. Por este método, una referencia de voltaje solo-MOSFET sin resistores se logra por estructura compacta con bajo consumo de potencia.

Método

Como se muestra en Fig. 1, la referencia de voltaje propuesta se compone de circuito de arranque, generador de corriente auto-polarizado y circuito generador de V_REF. Todos los MOSFETs canal n son voltaje de umbral medio tipo N (mvt NMOS). MP4 es transistor alta voltaje umbral tipo P (hvt PMOS), y los demás MOSFETs canal p son voltaje de umbral medio PMOS (mvt PMOS). Todos los transistores mostrados en Fig. 1 operan en región subumbral, excepto los en circuito de arranque.

Referencia de voltaje sin resistores de ultra-bajo consumo con PSRR excepcional

Circuito de Arranque

El circuito de arranque consiste en MP5, MP6 y MN4. Al inicio de etapa de encendido, el potencial de puerta de MP6 es bajo y MP6 se enciende. La corriente generada por MP6 hace subir el potencial de puerta de MN1 y MN2, y todo el circuito empieza a funcionar. Al mismo tiempo, MP5 carga el capacitor de arranque, MN4. Con el procedimiento de carga de MN4, transistor MP6 se apaga gradualmente, lo que hace el circuito de arranque separarse del núcleo de la referencia de voltaje propuesta sin disipación de potencia adicional. Por este método, la referencia de voltaje propuesta puede trabajar en punto de operación deseado evitando punto de degeneración.

Generador de Corriente Auto-Polarizado

La parte media en Fig. 1 es generador de corriente auto-polarizado, basado en divisor de voltaje solo-MOSFET. La corriente de sesgo con TC positivo para toda la referencia de voltaje se genera en esta parte, relevante al voltaje de umbral medio de NMOS. La característica única de la corriente de sesgo presentada se adopta para realizar la referencia de voltaje propuesta de forma conveniente, que será analizada en la sección "Método".

Respecto a característica voltaje-corriente de transistor en región subumbral, la corriente de drenaje del transistor en subumbral se vuelve casi independiente de V_DS con V_DS> 4V_T, donde V_T = kT/q es el voltaje térmico, k constante Boltzmann, q carga elemental, y T temperatura absoluta. Por tanto, la corriente puede expresarse como:

$$ {I}_{\mathrm{D}}={SI}_{\mathrm{SQ}}\exp \left(\frac{V_{\mathrm{GS}}-{V}_{\mathrm{TH}}}{mV_{\mathrm{T}}}\right) $$ (1)

donde S = W/L es ratio de aspecto, m factor de pendiente subumbral, V_TH voltaje de umbral, y I_SQ corriente específica presentada por:

$$ {I}_{\mathrm{SQ}}=\mu {C}_{\mathrm{OX}}\left(m-1\right){V_T}^2 $$ (2)

donde μ movilidad portadores y C_OX capacitancia óxido por unidad área.

Por tanto, corrientes a través de divisor de voltaje solo-MOSFET, formado por MN1, MN2 y MN3, pueden expresarse:

$$ {I}_{\mathrm{D}\_\mathrm{MN}1}={S}_{\mathrm{MN}1}{I}_{\mathrm{SQN}}\exp \left(\frac{V_{\mathrm{GS}\_\mathrm{MN}1}-{V}_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (3) $$ {I}_{\mathrm{D}\_\mathrm{MN}2}={S}_{\mathrm{MN}2}{I}_{\mathrm{SQN}}\exp \left(\frac{V_{\mathrm{GS}\_\mathrm{MN}2}-{V}_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (4) $$ {I}_{\mathrm{D}\_\mathrm{MN}3}={S}_{\mathrm{MN}3}{I}_{\mathrm{SQN}}\exp \left(\frac{V_{\mathrm{GS}\_\mathrm{MN}3}-{V}_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (5)

donde I_SQN corriente específica NMOS y V_THN voltaje umbral NMOS.

Dado que ratios de aspecto MN2 y MN3 son mismos y I_{D_MN2} = I_{D_MN3}, V_{GS_MN2} = V_{GS_MN3} garantizado. Esto hace V_{GS_MN1} = 2V_{GS_MN2}. Además, transistores PMOS forman espejos de corriente y definen ratios K₁ = S_MP1/S_MP2 y K₂ = S_MP3/S_MP2. La relación de corrientes drenaje entre MN1 y MN2 expresa:

$$ {I}_{\mathrm{D}\_\mathrm{MN}1}={K}_1{I}_{\mathrm{D}\_\mathrm{MN}2} $$ (6)

Combinado con Ecs. (3)–(6), V_{GS_MN2} y I_{D_MN2} dan por:

$$ {V}_{\mathrm{GS}\_\mathrm{MN}2}={mV}_{\mathrm{T}}\ln \left(\frac{K_1{S}_{\mathrm{MN}2}}{S_{\mathrm{MN}1}}\right) $$ (7) $$ {I}_{\mathrm{D}\_\mathrm{MN}2}={S}_{\mathrm{MN}2}{I}_{\mathrm{SQN}}\exp \left(\ln \frac{K_1{S}_{\mathrm{MN}2}}{S_{\mathrm{MN}1}}-\frac{V_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (8)

Para conveniencia análisis, Ec. (8) abrevia como:

$$ {I}_{\mathrm{D}\_\mathrm{MN}2}={aT}^{2-{n}_1}\exp \left(b-\frac{V_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (9)

donde a = S_MN2μ_n0C_OX(m − 1)(k/q)² y b = ln(K₁S_MN2/S_MN1) son independientes de temperatura, μ_n0 factor independiente temperatura de movilidad portadores, y n₁ término exponente temperatura absoluta de movilidad, usual ~1,5.

Como se muestra en Ec. (9), voltaje umbral V_THN es complementario a temperatura absoluta (CTAT), mientras voltaje térmico V_T proporcional a temperatura absoluta (PTAT). Al aumentar temperatura, V_THN/(mV_T) reduce, por lo que características corriente positiva de corriente sesgo se realzan.

Por este método, corriente sesgo TC positivo se logra por estructura solo-MOSFET, que lleva características de voltaje umbral NMOS.

Circuito Generador V_REF

El circuito generador V_REF se muestra en parte derecha Fig. 1, formado solo por dos transistores MP3 y MP4. Por operación región subumbral, I_{D_MP4} escribe:

$$ {I}_{\mathrm{D}\_\mathrm{MP}4}={S}_{\mathrm{MN}4}{I}_{\mathrm{SQP}}\exp \left(\frac{\mid {V}_{\mathrm{GS}\_\mathrm{MP}4}\mid -\mid {V}_{\mathrm{THP}}\mid }{mV_{\mathrm{T}}}\right) $$ (10)

donde I_SQP corriente específica PMOS y V_THP V_TH PMOS.

Dado I_{D_MP4} = K₂I_{D_MN2}, características voltaje umbral NMOS, V_THN, pueden transferirse a nodo salida y superponerse con características voltaje umbral PMOS, V_THP. De Ecs. (8) y (10), V_REF escribe:

$$ {V}_{\mathrm{REF}}=\mid {V}_{\mathrm{THP}}\mid -{V}_{\mathrm{THN}}+{mV}_{\mathrm{T}}\ln \left(\frac{K_2{S}_{\mathrm{MN}2}{I}_{\mathrm{SQn}}}{S_{\mathrm{MP}4}{I}_{\mathrm{SQP}}}\right)+{mV}_{\mathrm{T}}\ln \left(\frac{K_1{S}_{\mathrm{MN}2}}{S_{\mathrm{MN}1}}\right) $$ (11)

Como se muestra en primeros dos términos Ec. (11), delta voltaje umbral se realiza. Dado V_TH = V_TH0 − βT, donde V_TH0 voltaje umbral a 0 K y β TC voltaje umbral, delta voltaje umbral generado es voltaje complementario a temperatura absoluta (CTAT) con TC grandemente reducido con |βV_THP| > βV_THN. Además, dos voltajes PTAT adicionales se realizan simultáneamente mostrados en últimos dos términos Ec. (11), adoptados para cancelar TC reducido delta voltaje umbral. Por tanto, voltaje referencia estable temperatura se logra sin estructura complicada, estable en |V_THP0| − V_THN0.

Basado en análisis previo, referencia voltaje solo-MOSFET bajo consumo se realiza en este artículo que solo requiere tres ramas en núcleo. Con características únicas fuente corriente auto-polarizada, un PMOS diodo-conectado adopta para lograr voltaje CTAT con TC reducido, generador voltaje PTAT y suma ponderada al mismo tiempo. Además, estructura propuesta solo construida por MOSFETs, y voltaje referencia generado proporcional a delta voltaje umbral. Por tanto, referencia voltaje propuesta más adecuada para aplicaciones bajo consumo con tecnología nanométrica, extensible a tecnologías más avanzadas.

PSRR de Referencia Voltaje Propuesta

Para ilustrar rendimiento PSRR, caminos desde ruido voltaje alimentación a V_REF y diagramas función equivalente correspondientes se muestran Fig. 2.

Basado Fig. 2, modelo señal pequeña camino 3 muestra Fig. 3, y siguiente ecuación obtiene:

$$ \frac{v_{\mathrm{dd}}-{v}_{\mathrm{A}}}{r_{\mathrm{ds},\mathrm{MP}1}}+{g}_{\mathrm{m},\mathrm{MP}1}{v}_{\mathrm{dd}}=\frac{v_{\mathrm{A}}}{r_{\mathrm{ds},\mathrm{MN}1}}+{g}_{\mathrm{m},\mathrm{MN}1}{v}_{\mathrm{A}} $$ (12)

De Ec. (12), expresión ruido alimentación camino 3 nodo A da por:

$$ {Av}_{\mathrm{path}3}=\frac{v_{\mathrm{A}}}{v_{\mathrm{dd}}}=\frac{r_{\mathrm{ds},\mathrm{MN}1}+{g}_{\mathrm{m},\mathrm{MP}1}{r}_{\mathrm{ds},\mathrm{MN}1}{r}_{\mathrm{ds},\mathrm{MP}1}}{r_{\mathrm{ds},\mathrm{MP}1}+{r}_{\mathrm{ds},\mathrm{MN}1}+{g}_{\mathrm{m},\mathrm{MN}1}{r}_{\mathrm{ds},\mathrm{MN}1}{r}_{\mathrm{ds},\mathrm{MP}1}} $$ (13)

Transconductancia transistor operando región subumbral es g_m = I_D/mV_T. Por tanto, relación entre g_m,MP1 y g_m,MN1 con misma corriente da g_m,MP1 = g_m,MN1. Entonces Ec. (13) simplifica:

$$ {Av}_{\mathrm{path}3}\approx 1 $$ (14)

Nodo B también tiene efecto nodo A camino 1, pero efecto opuesto camino 3, expresado:

$$ {Av}_{\mathrm{path}1}\approx -1 $$ (15)

Para V_A = 2V_GS,MN2, ganancia camino 2 da:

$$ {Av}_{\mathrm{path}2}=-\frac{1}{2}{g}_{\mathrm{m},\mathrm{MN}2}\left(2{r}_{\mathrm{ds},\mathrm{MN}2}\Big\Vert \frac{1}{g_{\mathrm{m},\mathrm{MP}2}}\right)\approx -\frac{1}{2} $$ (16)

Efecto v_dd nodo B camino 4 escribe:

$$ {Av}_{\mathrm{path}4}=\frac{2{r}_{\mathrm{ds},\mathrm{MN}2}}{\left(1/{g}_{\mathrm{m},\mathrm{MP}2}\right)+2{r}_{\mathrm{ds},\mathrm{MN}2}}=\frac{2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}}{1+2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}} $$ (17)

De nodo A nodo B Fig. 2, dos ecuaciones adicionales obtienen:

$$ {Av}_{\mathrm{path}4}{v}_{\mathrm{dd}}+{Av}_{\mathrm{path}2}{V}_{\mathrm{A}}={V}_{\mathrm{B}} $$ (18) $$ {Av}_{\mathrm{path}3}{v}_{\mathrm{dd}}+{Av}_{\mathrm{path}1}{V}_{\mathrm{B}}={V}_{\mathrm{A}} $$ (19)

Según Ecs.(18) y (19), ruido V_B da por:

$$ {V}_{\mathrm{B}}=\frac{2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}-1}{1+2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}}{v}_{\mathrm{dd}}\approx {v}_{\mathrm{dd}} $$ (20)

Con ayuda fuente corriente auto-polarizada propuesta, nodo salida parte generador corriente, B, puede rastrear variación señal pequeña voltaje alimentación, beneficioso para mejora PSRR toda referencia voltaje.

Con método similar, ganancias ruido alimentación camino 5 y camino 6 presentan Ecs. (21) y (22):

$$ {Av}_{\mathrm{path}5}={g}_{\mathrm{m},\mathrm{MP}3}\left({r}_{\mathrm{ds},\mathrm{MP}3}\Big\Vert \frac{1}{g_{\mathrm{m},\mathrm{MP}4}}\right) $$ (21) $$ {Av}_{\mathrm{path}6}\approx 1 $$ (22)

Considerando relación conexión caminos ruido generador referencia mostrada Fig. 2, efecto ruido alimentación voltaje referencia V_REF determina por camino 5 y camino 6:

$$ {v}_{\mathrm{REF}}={Av}_{\mathrm{path}5}{V}_{\mathrm{B}}+{Av}_{\mathrm{path}6}{v}_{\mathrm{dd}}=\frac{1}{1+{g}_{\mathrm{m},\mathrm{MP}4}{r}_{\mathrm{ds},\mathrm{MP}3}}{v}_{\mathrm{dd}}=\frac{1}{1+\frac{\exp \left({V}_{\mathrm{DS},\mathrm{MP}3}/{V}_{\mathrm{T}}\right)-1}{m}}{v}_{\mathrm{dd}} $$ (23)

Para V_DS > 4V_T, término exponencial Ec. (23) muy grande. Esto hace rendimiento PSRR grandemente mejorado con V_DS,MP3 aumentando. En diseño propuesto, mínimo V_DS,MP3 sobre 200 mV, significa cambio voltaje alimentación poco efecto V_REF. Así, estructura propuesta buen rendimiento PSRR.

Resultados y Discusión

Referencia voltaje implementada proceso CMOS 65-nm, cuyo layout muestra Fig. 4 ocupando área activa 0,00182 mm².

Figura 5 muestra regulación línea referencia voltaje propuesta a 27 °C. Como Fig. 5, voltaje alimentación mínimo 350 mV, voltaje referencia generado V_REF ~148 mV. Sensibilidad línea (LS) 1,8 mV/V.

Rendimiento temperatura V_REF con 350 mV voltaje alimentación muestra Fig. 6. TC V_REF 28 ppm/°C desde −30 a 80 °C. V_REF muestra características temperatura positivas bajo −15 °C y sobre 25 °C, mientras negativas región temperatura media.

Figura 7 muestra consumo corriente versus temperatura con 350 mV voltaje alimentación. Corriente muestra TC positivo. Consumo potencia temperatura ambiente ~2,28 nW.

Figura 8 muestra resultado PSRR a 27 °C con 350 mV voltaje alimentación, donde PSRR sin capacitor filtro salida supera 53 dB hasta 100 Hz. Como mencionado, rendimiento PSRR puede mejorar más con aumento voltaje alimentación, significa PSRR Fig. 8 peor caso referencia voltaje propuesta.

Distribuciones V_REF sin recortar a 27 °C con 100 muestras muestra Fig. 9. Valor medio y desviación estándar V_REF 147 mV y 3,97 mV, resultando dispersión (σ/μ) 2,7%.

Tabla 1 resume características referencia voltaje propuesta y compara con referencias previas reportadas.

Conclusión

Una referencia de voltaje sin resistores de bajo consumo con alto PSRR se presenta en este artículo, adecuada para aplicaciones nanoescala y extensible a procesos más avanzados. Con ayuda de fuente de corriente auto-polarizada basada en divisor voltaje MOSFET, el voltaje CTAT requerido, voltaje PTAT y suma ponderada se realizan simultáneamente en estructura compacta. Además, delta voltaje umbral elegido como voltaje CTAT, con TC negativo grandemente reducido. Esto también hace valor requerido voltaje PTAT reducido. Por tanto, voltaje alimentación y consumo corriente pueden reducirse. Todas partes solo construidas por MOSFETs, prioridad en aplicaciones sensibles potencia altamente integradas, como SoC.