FETs de 2 nm fuente-drenaje: Diseño de canal en U con puerta rectangular de alto rendimiento

Resumen

Se propone en este artículo un nuevo FET de canal en U con puerta rectangular de alto rendimiento (RGUC FET) para distancia extrema integrada entre contactos de fuente y drenaje. El RGUC FET presenta características de subumbral casi ideales hasta que la distancia entre contactos de fuente/drenaje (S/D) se reduce a 2 nm. Diferente de otros FETs basados en canales recesados o en forma de U, los contactos de puerta no necesitan formarse en la región recesada sino solo en una capa de espaciador para el aislamiento entre las dos partes verticales a ambos lados del canal en U. Sus ventajas estructurales permiten su aplicación en la fabricación de circuitos integrados con mayor integración para distancia extrema entre contactos de fuente y drenaje. Las propiedades eléctricas del RGUC FET se investigaron meticulosamente estudiando la influencia de parámetros de diseño incluyendo la distancia horizontal entre contactos S/D, la altura de extensión de la región S/D, y el espesor y material de la capa de óxido de puerta. Las propiedades eléctricas del RGUC FET se verifican mediante simulación cuántica. Comparado con otros FETs multi-puerta de canal no planar, el novedoso RGUC FET es adecuado para mayor integración.

Introducción

Como uno de los dispositivos más prometedores usados en circuitos integrados (IC) a nanoescala, el transistor de efecto de campo sin uniones (JL FET) que presenta características eléctricas notables comparadas a FETs MOS convencionales basados en uniones, además de su simplicidad de fabricación, ha sido profundamente estudiado en años recientes [1,2,3,4]. Mientras el aumento del voltaje de puerta forma la región de acumulación en el canal, resultando en mayor corriente de encendido [5], la introducción del FET multi-puerta (MG) fortaleció la controlabilidad de la corriente fuente-drenaje desde el voltaje de puerta, resultando en propiedades de subumbral mucho mejores del dispositivo. Los FETs JL MG también han sido ampliamente estudiados por años [6,7,8]. Aunque el MOSFET de canal vertical gate-all-around muestra un rendimiento I-V casi ideal con radio de solo pocos nanómetros, el canal vertical hace que los contactos de fuente y drenaje no puedan fabricarse en la misma capa, lo que hace el layout de ICs incompatible con tecnología planar. Además, a medida que la fabricación de semiconductores se ha visto forzada a escalar la longitud de canal a menos de 10 nm, los FETs MG enfrentan nuevamente el efecto de canal corto [9,10,11]. Para superar el efecto de canal corto, los MOSFETs de canal recesado se han vuelto tema candente en años recientes [12,13,14,15,16]. El trabajo de modelado y simulación de MOSFETs de canal recesado también se ha llevado a cabo comprehensivamente [17,18,19,20]. Un MOSFET de canal recesado tiene partes de canal vertical planar bajo ambos contactos de fuente y drenaje y una parte de canal horizontal planar. En realidad prolongó la longitud de canal efectiva comparada a MOSFETs convencionales con solo canal horizontal planar. Para el dispositivo con la misma distancia entre contactos de fuente y drenaje, puede ser más inmune al efecto de canal corto comparado a MOSFETs convencionales con canal planar; sin embargo, los datos experimentales muestran que el swing de subumbral de MOSFETs con canal recesado no puede realizar un swing de subumbral ideal con longitud de canal efectiva sub-100 nm. Eso es porque aunque la longitud de canal se prolonga, la controlabilidad de puerta no se fortalece como en FETs MG. Debe notarse que es mejor definir un nuevo parámetro geométrico clave relacionado con la descripción de integración, en lugar de la longitud de canal. La distancia entre contactos de fuente y drenaje es más realista y efectiva porque la meta final del diseño del dispositivo a nanoescala es la realización del mejor rendimiento en un área de chip limitada dada, y el tamaño real del dispositivo está relacionado con el ancho de canal y la distancia entre contactos de fuente y drenaje. Para combinar las ventajas de ambos FETs MG y MOSFETs de canal recesado, en nuestro trabajo previo propusimos FETs de puerta en forma de silla con canal en forma de U [21,22,23], que promueve la controlabilidad de puerta a la parte de canal horizontal del canal recesado desde un tipo planar single-gate a un tipo 3-D triple-gate. Después, actualizamos esta característica triple-gate 3-D formada no solo en la parte de canal horizontal sino también en ambas partes de canal vertical. Este dispositivo se nombra como FETs de puerta H canal en U, y el canal recesado se actualiza correspondientemente a un canal tubular en U 3-D también [24]. Como se mencionó, la meta final del diseño del dispositivo a nanoescala es la realización del mejor rendimiento en un área de chip limitada dada a través de optimización. Para realizar un dispositivo optimizado de alto rendimiento, tanto la estructura de puerta como la correspondiente estructura de canal deben ser bien consideradas y diseñadas. También la complejidad de fabricación debe considerarse bien. Los dispositivos mencionados como el dispositivo de canal recesado, los FETs de silla propuestos previamente y los FETs HGUC tienen un terreno común, una estructura sándwich de óxido de puerta/puerta/óxido de puerta debe formarse bien en la pequeña región recesada. Esta característica estructural limita su ulterior promoción de integración. Parece que una buena forma de promover la integración es simplificar la característica estructural en la región recesada y mantener la capacidad de control de puerta a la parte de canal vertical y horizontal del canal en forma de U al mismo tiempo. Para realizar estas características y funciones del dispositivo, en este artículo proponemos un novedoso FET de canal en U con puerta rectangular (RGUC FET) para distancia extrema integrada entre contactos de fuente y drenaje. Tiene un canal en forma de U que puede prolongar la longitud de canal efectiva sin aumentar la distancia entre contactos de fuente y drenaje. Comparado con otros FETs de canal en U, el RGUC FET tiene una estructura interna más simple en la región recesada del canal en forma de U; Thereafter, puede realizar fabricación más simple en la parte interna de la región recesada y menor distancia entre contactos de fuente y drenaje (mayor integración). La estructura propuesta tiene mejor controlabilidad de puerta y menor corriente de fuga inversa acompañada con mayor ratio I_ON/I_OFF. La distancia entre contacto de fuente y contacto de drenaje puede escalarse a menos de 2 nm. Todas las propiedades eléctricas se analizan mediante simulaciones cuánticas.

Métodos

La Figura 1a presenta la vista esquemática 3D del RGUC FET, y las Figs. 1b a d son perfiles del dispositivo cortados a través de planos A, B, C y D mostrados en Fig. 1a. W es el ancho del cuerpo de silicio, t_b el espesor del cuerpo de silicio, h_in la altura interna del espaciador en la región recesada, h_ex la altura de la región de extensión fuente/drenaje, t_ox el espesor del óxido de puerta alrededor del cuerpo de silicio, y t_sp el espesor del espaciador de la capa aislante depositada en la región recesada del canal en forma de U que equivale a la distancia entre contacto de fuente y contacto de drenaje.

a Vista esquemática 3D del RGUC FET. b Perfiles del dispositivo cortados a través del plano A de a. c Perfiles del dispositivo cortados a través del plano B de a. d Perfiles del dispositivo cortados a través del plano C de a

Dado que el espesor del cuerpo de silicio es menor a 6 nm, se introducen simulaciones cuánticas en este artículo en lugar de simulaciones clásicas para obtener resultados de simulación más precisos. Todas las simulaciones se realizan usando el TCAD de SILVACO Atlas 3D device simulation, usando el modelo de movilidad dependiente de concentración, modelo Shockley-Read-Hall dependiente de concentración, modelo de recombinación Auger, modelo de estrechamiento de banda, modelo estándar de túnel banda a banda y modelo de potencial cuántico de Bohm [25]. Los parámetros de simulación se listan en la Tabla 1. Las dos partes verticales del cuerpo son en realidad cubos con cuatro lados, las superficies superiores de las cuales están cubiertas con la región de fuente o drenaje y la superficie inferior ambas conectadas a la parte horizontal del cuerpo. Los tres lados externos de las partes verticales del cuerpo están rodeados por el óxido de puerta y contacto de puerta rectangular, y el otro lado interno está conectado al espaciador interno en la región recesada. Los cuatro lados del cuerpo horizontal están todos rodeados por el óxido de puerta y el contacto de puerta rectangular. Es conjeturable que la puerta rectangular tiene una fuerte capacidad de control de efecto de campo tanto al cuerpo horizontal como a las dos partes verticales debido a las características estructurales mencionadas. Y el espaciador interno en realidad prolonga la distancia del camino más corto entre contactos de fuente y drenaje en el silicio que podría eliminar el efecto de canal corto que no puede evitarse para dispositivos multi-puerta con características de canal planar. Comparado con otros dispositivos de canal 3-D [21,22,23,24], la estructura propuesta no necesita formación de puerta en la región recesada, lo que reduce en gran medida la complejidad de la estructura interna de la región recesada.

Resultados y Discusiones

El modelo de potencial cuántico de Bohm (BQP) calcula un término de energía potencial dependiente de posición usando una ecuación auxiliar derivada de la interpretación de Bohm de la mecánica cuántica. Este modelo deriva de la física pura y permite al modelo aproximar el comportamiento cuántico de diferentes clases de dispositivos así como una gama de materiales. Los efectos de confinamiento cuántico en el rendimiento del dispositivo, incluyendo características I-V, se calcularán entonces a una buena aproximación. Estudios previos muestran que la corriente de fuga de puerta es insignificante para casos de espesor de óxido mayor a 0,5 nm [7, 26].

La Figura 2a muestra las comparaciones de las características de corriente drenaje-fuente versus voltaje puerta-fuente (I_DS-V_GS) del RGUC FET con diferentes h_in en escalas logarítmica y lineal. La Figura 2b muestra las comparaciones de swings de subumbral (SS) y ratio I_ON/I_OFF del RGUC FET con diferentes h_in. Con el aumento de h_in, el camino vertical de todo el canal de fuente a drenaje aumenta continuamente, entonces la longitud de canal efectiva más corta aumenta gradualmente, y el efecto de canal corto se debilita gradualmente y finalmente se elimina. El SS puede realizar un valor casi ideal de 65 mV/dec para h_in alcanza 10 nm. El ratio I_ON/I_OFF también aumenta unas 35 veces para h_in aumenta de 2 a 10 nm debido al SS continuamente disminuido. El h_in prolongado hace que la distancia del camino más corto de fuente a drenaje aumente de 6 a 22 nm, lo que equivale a 2 h_in + t_sp y es equivalente a la longitud de canal efectiva de la estructura propuesta. La Figura 2c y d muestran una distribución 2-D de concentración de electrones en el cuerpo de silicio en estado off para el dispositivo con 2 nm y 10 nm h_in, respectivamente. Para el caso de 2 nm, la concentración de electrones más alta en la región de cuerpo horizontal es约10¹² cm⁻³ y la distancia entre contacto fuente/drenaje y la región de cuerpo horizontal es muy corta. Thereafter, el sesgo fuente/drenaje afecta seriamente la distribución de electrones en la región de cuerpo horizontal; la solución es prolongar el canal vertical que mantiene la fuente/drenaje lejos de la región de cuerpo horizontal. Para el caso de 10 nm, en la Fig. 2d, vemos que la concentración de electrones más alta en la región de cuerpo horizontal disminuye a 10⁹ cm⁻³, y hace una región completamente agotada más ideal para el estado off que trae nivel mucho menor de corriente de fuga.

a Comparaciones de las características I_DS-V_GS del RGUC FET con diferentes h_in en escalas logarítmica y lineal. b Comparaciones de swings de subumbral (SS) y ratio I_ON/I_OFF del RGUC FET con diferentes h_in. c Distribución 2-D de concentración de electrones en el cuerpo de silicio en estado off para dispositivo con 2 nm h_in. d Distribución 2-D de concentración de electrones en el cuerpo de silicio en estado off para dispositivo con 10 nm h_in

La Figura 3a muestra las comparaciones de las características I_DS-V_GS del RGUC FET con diferentes t_sp en escalas logarítmica y lineal. La Figura 3b muestra las comparaciones de swings de subumbral (SS) y ratio I_ON/I_OFF del RGUC FET con diferentes t_sp. Con la disminución de t_sp, la distancia entre contactos de fuente y drenaje disminuye continuamente también. La corriente de fuga es inducida principalmente por corriente de túnel banda a banda. La probabilidad de túnel es proporcional a la curvatura de banda que puede equivaler a la intensidad de campo eléctrico en un punto determinado. La corriente de túnel total es la suma de la corriente de túnel generada en cada punto de la región del cuerpo.

a Comparaciones de las características I_DS-V_GS del RGUC FET con diferentes t_sp en escalas logarítmica y lineal. b Comparaciones de swings de subumbral (SS) y ratio I_ON/I_OFF del RGUC FET con diferentes t_sp. c Distribución 2-D de campo eléctrico en el cuerpo de silicio en estado off para dispositivo con 2 nm t_sp. d Distribución 2-D de campo eléctrico en el cuerpo de silicio en estado off para dispositivo con 0,5 nm t_sp. e Distribución 2-D de concentración de electrones en el cuerpo de silicio en estado off para dispositivo con 0,5 nm t_sp

La Figura 3c y Fig. 2d muestran una distribución 2-D de campo eléctrico en el cuerpo de silicio en estado off para el dispositivo con 2 nm y 0,5 nm t_sp, respectivamente. Para un espesor de espaciador mayor o un sesgo drenaje-fuente (V_DS) menor, la intensidad de campo eléctrico en la interfaz entre el espaciador en la región recesada no es lo suficientemente fuerte para producir gran cantidad de corriente de fuga. La intensidad de campo eléctrico más fuerte aparece cerca de la interfaz entre el óxido de puerta y la parte vertical del cuerpo, lo cual es decidido por V_GD. Sin embargo, si la distancia fuente-drenaje disminuye a menos de 1 nm (menos que el espesor del óxido de puerta), la intensidad de campo más fuerte aparece cerca de la interfaz entre el espaciador en la región recesada y las dos partes verticales del cuerpo. Se puede ver que cuando t_sp es menor a 1 nm, para un V_DS mayor (0,5 V por ejemplo), la corriente de fuga es casi independiente del sesgo de puerta y principalmente decidida por el V_DS. El SS es casi independiente de t_sp y mantiene un valor casi ideal de 65 mV/dec para un caso h_in = 10 nm hasta que t_sp es menor a 2 nm. El ratio I_ON/I_OFF mantiene 10⁸ hasta t_sp = 2 nm y se degrada seriamente para t_sp menor a 2 nm debido al aumento de corriente de fuga inducido por el campo eléctrico fuerte que aparece cerca de la interfaz entre el espaciador en la región recesada y las dos partes verticales del cuerpo. La intensidad de campo eléctrico de la región del cuerpo en la región del cuerpo se realza comprehensivamente para el caso 0,5 nm t_sp. La Figura 3e muestra distribución 2-D de concentración de electrones en el cuerpo de silicio en estado off para el dispositivo con 0,5 nm t_sp. Comparado con Fig. 2d, se ve claramente que la concentración de electrones en la región de cuerpo horizontal se agranda de 10⁹ a 10¹⁰ cm⁻³. Además, la dimensión de 0,5 nm de espesor de espaciador está muy cerca de una monocapa molecular, lo que puede causar daño de la propiedad de aislamiento de la capa de espaciador en algún grado. Por las razones mencionadas, el t_sp se sugiere ser 2 nm para diseño de alta integración y bajo consumo de potencia con baja fuga.

La Figura 4 muestra el I_DS-V_DS del RGUC FET propuesto con estructura optimizada bajo diferentes.

Característica I_DS-V_DS del RGUC FET propuesto con parámetros de dispositivo optimizados

valores de V_GS, el SS del cual es约63 mV/dec, y el I_ON/I_OFF es 10⁹ ~ 10¹⁰. La corriente de saturación aumenta a medida que V_GS aumenta.

Conclusiones

Un novedoso RGUC FET con alta integración y alto rendimiento se propone en este artículo, que presenta swings de subumbral bajos y mayor ratio I_ON/I_OFF. La distancia entre contactos de fuente/drenaje (S/D) puede reducirse a 2 nm, con características casi ideales como SS, corriente de fuga inversa y ratio I_ON/I_OFF. Todas las propiedades eléctricas se simulan con modelos cuánticos para asegurar resultados más precisos.

Abreviaturas

BQP:

Potencial cuántico de Bohm

FET:

Transistor de efecto de campo

h_ex:

Altura de extensión del espaciador entre región S/D

h_in:

Altura interna del espaciador en región recesada

I_OFF:

Corriente de apagado

I_ON:

Corriente de encendido

JL:

Sin uniones

MOS:

Semiconductor metal-óxido

N_D:

Concentración de dopaje

RGUC:

Canal en U con puerta rectangular

S/D:

Fuente/drenaje

SS:

Swing de subumbral

t_bh:

Espesor de cuerpo horizontal

t_bv:

Espesor de cuerpo vertical

t_gate:

Longitud vertical de la puerta

t_ox:

Espesor de capa de óxido de puerta

t_sp:

Espesor de espaciador entre región S/D

V_DS:

Voltaje drenaje-fuente

V_GS:

Voltaje puerta-fuente

W:

Ancho de cuerpo