Memoria Resistiva de Acceso Aleatorio (RRAM): Materiales, Conmutación, Rendimiento, Almacenamiento MLC, Modelado y Aplicaciones Reales

Resumen

En este manuscrito se revisa exhaustivamente el progreso reciente en el área de la tecnología de memoria resistiva de acceso aleatorio (RRAM), considerada una de las tecnologías de memoria emergentes más destacadas debido a su alta velocidad, bajo costo, densidad de almacenamiento mejorada, aplicaciones potenciales en diversos campos y excelente escalabilidad. Primero, se proporciona una breve visión general del campo de las tecnologías de memoria emergentes. Se discuten las propiedades de los materiales, el mecanismo de conmutación de resistencia y las características eléctricas de la RRAM. También se elaboran diversos aspectos como la resistencia, retención, uniformidad y el efecto de la temperatura de operación y el ruido telegráfico aleatorio (RTN). Se presenta una discusión sobre la capacidad de almacenamiento de celdas multinivel (MLC) de la RRAM, atractiva para lograr mayor densidad de almacenamiento y bajo costo. Se proporcionan diferentes esquemas de operación para lograr una operación MLC confiable junto con sus mecanismos físicos. Además, se cubre una descripción detallada de metodologías de conmutación y relaciones corriente-tensión para varios modelos populares de RRAM. Se abordan brevemente las aplicaciones prospectivas de la RRAM en diversos campos como seguridad, computación neuromórfica y sistemas lógicos no volátiles. El presente artículo de revisión concluye con la discusión sobre los desafíos y perspectivas futuras de la RRAM.

Introducción

La memoria de acceso aleatorio (RAM) puede ser volátil o no volátil. Una memoria volátil pierde sus datos almacenados al quitar la alimentación, como ocurre con la memoria de acceso aleatorio dinámica (DRAM) y la memoria de acceso aleatorio estática (SRAM). En la memoria no volátil, el contenido almacenado previamente se retiene incluso después de quitar la alimentación. La memoria Flash es un ejemplo típico de memoria no volátil. Las tecnologías de memoria combinan ventajas y desventajas para lograr mayor rendimiento: las DRAM empleadas en sistemas informáticos tienen alta capacidad y densidad, pero son volátiles, requiriendo refresco cada pocos milisegundos, lo que aumenta el consumo de energía. La SRAM es rápida pero también volátil; además, sus celdas son de mayor tamaño, lo que dificulta su implementación a gran escala. La memoria Flash, que esencialmente consiste en un transistor de efecto de campo de óxido metálico-semiconductor (MOSFET) además de una puerta flotante en cada celda, se usa extensamente, particularmente para aplicaciones embebidas, debido a su bajo costo y alta densidad. Según cómo se organizan las celdas, la Flash se clasifica como NOR Flash y NAND Flash. En NOR Flash, las celdas se leen y programan individualmente al estar conectadas en paralelo a líneas de bit. En NAND Flash, la arquitectura se asemeja a una compuerta NAND CMOS ya que las celdas están conectadas en serie a las líneas de bit, consumiendo menos espacio y reduciendo costos. Sin embargo, ambos tipos sufren desventajas como baja velocidad de operación (tiempo escritura/borrado: 1 ms/0,1 ms), resistencia limitada (10⁶ ciclos) y alto voltaje de escritura (> 10 V).

Las tecnologías mencionadas (DRAM, SRAM, Flash) son memorias basadas en almacenamiento de carga. DRAM almacena información como carga en capacitor, SRAM en nodos de inversores acoplados, y Flash en la puerta flotante del transistor. Todas enfrentan desafíos para escalar a nodos de 10 nm o menos, debido a la pérdida de carga almacenada a nanoescala, degradando rendimiento, fiabilidad y margen de ruido. Además, los grandes requisitos de potencia de refresco dinámico para DRAM y potencia de fuga para SRAM y DRAM plantean serios desafíos para el diseño de la jerarquía de memoria futura.

Por tanto, una nueva clase de memorias, denominadas tecnologías de memoria emergentes, están en desarrollo e investigación activa principalmente en la industria, con el objetivo de revolucionar la jerarquía de memoria existente. Estas tecnologías buscan integrar la velocidad de conmutación de SRAM, densidad de almacenamiento comparable a DRAM y no volatilidad de Flash, convirtiéndose en alternativas muy atractivas para la jerarquía de memoria futura.

Para clasificar un dispositivo de memoria como ideal, debería tener: voltaje de operación bajo (<1 V), resistencia de ciclado larga (>10¹⁷ ciclos), tiempo de retención de datos mejorado (>10 años), bajo consumo de energía (fJ/bit) y escalabilidad superior (<10 nm). Sin embargo, ninguna memoria única satisface estas características ideales. Varias tecnologías emergentes se investigan activamente para cumplir parte de estas características. Estas tecnologías que dependen del cambio de resistencia en lugar de carga para almacenar información son: (i) memoria de cambio de fase (PCM), (ii) memoria magnetorresistiva de acceso aleatorio con transferencia de espín (STT-MRAM), y (iii) memoria resistiva de acceso aleatorio (RRAM). En PCM, el medio de conmutación consiste en material calcogenuro (comúnmente Ge₂Sb₂Te₅, GST). PCM se basa en la diferencia de resistencia entre fase cristalina y amorfa. La fase cristalina denota estado de baja resistencia (LRS) u ON, la amorfa denota estado de alta resistencia (HRS) u OFF. La operación SET corresponde a LRS (lógica '1'), RESET a HRS (lógica '0'). En STT-MRAM, la capacidad de almacenamiento se debe a la unión de túnel magnético (MTJ), con dos capas ferromagnéticas y un dieléctrico de túnel entre ellas. La dirección magnética de la capa de referencia es fija, mientras que un campo electromagnético externo puede cambiar la dirección de la capa libre. Si ambas tienen la misma dirección de magnetización, MTJ está en LRS; si son antiparalelas, en HRS. RRAM consiste en una capa aislante (I) entre dos electrodos metálicos (M). RRAM se basa en la formación y ruptura de filamentos conductores correspondientes a LRS y HRS, respectivamente, en el aislante entre electrodos.

Una comparación detallada de tecnologías de memoria existentes y emergentes se muestra en la Tabla 1. STT-MRAM y PCM tienen ventajas de área menor comparada con SRAM. STT-MRAM ofrece velocidad rápida de escritura/lectura, larga resistencia y bajo voltaje de programación; PCM tiene desventaja de latencia de escritura extensa. RRAM tiene menor voltaje de programación y mayor velocidad escritura/lectura comparada con Flash, viéndose como reemplazo potencial. Entre todos los candidatos, RRAM tiene ventajas significativas: fabricación fácil, estructura simple metal-aislante-metal (MIM), excelente escalabilidad, velocidad en nanosegundos, larga retención de datos y compatibilidad con tecnología CMOS actual, ofreciendo solución competitiva para memoria digital futura. Las ventajas más significativas de RRAM se muestran en Fig. 1.

En este trabajo, se presenta el progreso reciente y una visión detallada de la tecnología RRAM. Se revisan materiales de conmutación con clasificación de modos de conmutación y detalles del mecanismo en la sección "Memoria Resistiva de Acceso Aleatorio (RRAM)". La sección "Métricas de Rendimiento de RRAM" destaca varias métricas. Las características de celda multinivel (MLC) junto con esquemas de operación MLC y sus mecanismos físicos se analizan en "Memoria Resistiva de Acceso Aleatorio Multinivel (RRAM)". Una discusión detallada sobre modelado de dispositivos RRAM se presenta en "Modelado de Dispositivos RRAM". En "Aplicaciones de RRAM" se discuten varias aplicaciones. Finalmente, desafíos y perspectivas futuras en "Desafíos y Perspectivas Futuras". La distribución por categorías de artículos consultados se presenta en Fig. 2.

Memoria Resistiva de Acceso Aleatorio (RRAM)

Materiales de Conmutación de Resistencia

Se ha observado que en algunos aislantes ocurre cambio de resistencia bajo campo eléctrico aplicado. Esta propiedad se ha investigado para desarrollar futuras memorias no volátiles. El fenómeno de conmutación de resistencia se ha observado en variedad de óxidos, pero los óxidos metálicos binarios se han estudiado extensamente como material de conmutación preferido para futuras aplicaciones de memoria no volátil, principalmente por su compatibilidad con procesamiento CMOS BEOL. Varios materiales basados en óxidos metálicos que exhiben conmutación de resistencia no volátil como óxido de hafnio (HfO_x), óxido de titanio (TiO_x), óxido de tantalio (TaO_x), óxido de níquel (NiO), óxido de zinc (ZnO), titanato de zinc (Zn₂TiO₄), óxido de manganeso (MnO_x), óxido de magnesio (MgO), óxido de aluminio (AlO_x) y dióxido de circonio (ZrO₂) han atraído más atención. Estos óxidos se depositan usualmente por deposición láser pulsado (PLD), deposición de capas atómicas (ALD) y pulverización reactiva. Sin embargo, ALD es método ampliamente preferido por su capacidad de controlar precisamente espesor y uniformidad de película delgada.

En dispositivos electrónicos convencionales, la elección del material de electrodo es importante como rutas de transporte de portadores. Para RRAM, la elección del material de electrodo afecta grandemente el comportamiento de conmutación. Por ejemplo, en estructura Cu/poli(3-hexiltioteno):[6,6]-fenil-C61-ácido butírico éster metílico/óxido de indio-estaño (Cu/P3HT:PCBM/ITO), se observó comportamiento de conmutación resistiva estable; sin embargo, desapareció al reemplazar electrodo Cu con Pt. Una amplia variedad de materiales se han utilizado como electrodos para RRAM. Los materiales de electrodo pueden agruparse en cinco categorías según su composición: electrodos de sustancia elemental, electrodos basados en silicio, electrodos de aleación, electrodos de óxido y electrodos basados en nitruro. Los más abundantes y comúnmente usados son electrodos de sustancia elemental: Al, Ti, Cu, grafeno, nanotubos de carbono, Ag, W, Pt. Para electrodos basados en silicio, solo se usan Si tipo p y Si tipo n. Electrodos de aleación usualmente estabilizan el comportamiento de conmutación e incluyen Cu-Ti, Cu-Te, Pt-Al. Los electrodos basados en nitruro más comunes son TiN y TaN. Los electrodos basados en óxido son relativamente abundantes: ZnO dopado con Al, ZnO dopado con Ga, ITO.

La lista de materiales de óxido metálico usados recientemente en fabricación de dispositivos RRAM junto con combinaciones de materiales para electrodo superior e inferior se muestra en Tabla 2. Desde la amplia variedad de materiales, se puede predecir que la conmutación de resistencia no volátil se observa ampliamente en varios tipos de óxidos. La elección del material para fabricación de RRAM le da ventaja ya que estructuras metal-óxido-metal (MOM) pueden fabricarse fácilmente usando óxidos actuales en tecnología de semiconductores. El material de electrodo inferior en RRAM usualmente es platino, difícil de grabar. Para estructura de dispositivo único, RRAM puede compartir el mismo electrodo inferior; para arquitectura de barras cruzadas, se usan electrodos inferiores separados para cada dispositivo. Pueden obtenerse por deposición de vapor físico y lift-off sucesivamente. El electrodo superior y la capa de conmutación resistiva se depositan usando ALD o deposición de vapor físico (PVD).

Modos de Conmutación de Resistencia

Una RRAM consiste en una celda de memoria de conmutación resistiva con estructura metal-aislante-metal (MIM). La estructura comprende una capa aislante (I) entre dos electrodos metálicos (M). El esquema y vista transversal de una celda RRAM se muestran en Fig. 3a y b.

La aplicación de pulso de voltaje externo a través de la celda RRAM permite transición del dispositivo de estado de alta resistencia (HRS) u OFF (lógica '0') a estado de baja resistencia (LRS) u ON (lógica '1') y viceversa. El fenómeno de conmutación resistiva (RS) se considera la razón detrás de este cambio de valores de resistencia. Una RRAM recién preparada está inicialmente en HRS; para conmutar de HRS a LRS, la aplicación de pulso de alto voltaje permite formación de caminos conductores en la capa de conmutación y la celda RRAM conmuta a LRS. Este proceso, que ocurre por ruptura suave de la estructura MIM, se denomina 'electroformado' y el voltaje en que ocurre es voltaje de formación (V_f). El voltaje de formación depende del área de la celda y espesor del óxido. Para conmutar de LRS a HRS, se aplica pulso de voltaje denominado voltaje RESET (V_reset), proceso llamado 'RESET'. El HRS puede cambiarse a LRS aplicando pulso de voltaje; el voltaje de transición de HRS a LRS es voltaje SET (V_set), proceso 'SET'. Para leer eficientemente datos de celda RRAM, se aplica pequeño voltaje de lectura que no perturbe el estado actual para determinar si la celda está en lógica 0 (HRS) o lógica 1 (LRS). Como ambos LRS y HRS retienen sus valores tras quitar voltaje aplicado, RRAM es memoria no volátil. Según la polaridad del voltaje aplicado, RRAM se clasifica en dos tipos de modos de conmutación: (i) conmutación unipolar y (ii) conmutación bipolar. En conmutación unipolar, la conmutación (SET y RESET) entre estados de resistencia no depende de la polaridad del voltaje aplicado, es decir, puede ocurrir aplicando voltaje de misma polaridad pero diferente magnitud (Fig. 4a). En conmutación bipolar, la conmutación depende de la polaridad: transición de HRS a LRS ocurre en una polaridad (positiva o negativa) y la polaridad opuesta conmuta la celda RRAM de vuelta a HRS (Fig. 4b). En conmutación unipolar, el calentamiento Joule se interpreta como mecanismo físico responsable de romper un filamento conductor durante RESET. En conmutación bipolar, la migración de especies cargadas es la fuerza principal para la disolución del filamento conductor, aunque el calentamiento Joule aún contribuye a acelerar la migración. Para asegurar que no haya ruptura permanente de la capa dieléctrica de conmutación durante el proceso de formación/SET de RRAM, se impone una corriente de cumplimiento (I_cc) para el dispositivo RRAM, usualmente mediante un dispositivo de selección de celda (transistor, diodo, resistor) o analizador de parámetros semiconductores durante pruebas off-chip.

Mecanismo de Conmutación Resistiva

La conmutación de la celda RRAM se basa en el crecimiento de filamento conductor (CF) dentro de un dieléctrico. El CF es un canal de diámetro muy pequeño (orden de nanómetros) que conecta electrodos superior e inferior. Un estado de baja resistencia (LRS) con alta conductividad se obtiene cuando el filamento está conectado; la alta resistencia (HRS) resulta cuando el filamento está desconectado con un gap entre electrodos. Basado en la composición del filamento conductor, RRAM se clasifica en dos tipos: (i) RRAM basada en iones metálicos, también llamada memoria de acceso aleatorio de puente conductor (CBRAM), y (ii) RRAM basada en filamentos de vacancias de oxígeno, llamada 'OxRRAM'. CBRAM a veces se denomina memoria de metalización electroquímica (ECM), mientras que 'OxRRAM' también se conoce como memoria de cambio de valencia (VCM).

En RRAM basada en iones metálicos (CBRAM), el mecanismo físico responsable de la conmutación resistiva se basa en la migración de iones metálicos y subsiguientes reacciones de reducción/oxidación (redox). La estructura CBRAM consiste en un electrodo superior oxidable (ánodo) como Ag, Cu, Ni, un electrodo inferior (cátodo) relativamente inerte (ej. W, Pt), y una capa de óxido metálico entre ambos. La formación del filamento ocurre por disolución de electrodos metálicos activos (comúnmente Ag o Cu), transporte de cationes (Cu⁺ o Ag⁺) y su posterior deposición o reducción en el electrodo inferior inerte. Así, el comportamiento de conmutación resistiva de este tipo de RRAM está dominado por la formación y disolución de filamentos metálicos.

Para entender mejor el mecanismo de conmutación de CBRAM basado en iones metálicos, consideremos ejemplo de celdas RRAM Ag/a-ZnO/Pt. Un esquema general que ilustra el proceso de conmutación de celda de memoria de acceso aleatorio de puente conductor se muestra en Fig. 5. El estado prístino de la celda CBRAM se muestra en Fig. 5a. El electrodo superior (TE) Ag es componente activo en formación del filamento mientras el electrodo inferior (BE) Pt es inerte. Al aplicar sesgo de voltaje positivo al electrodo superior Ag, ocurre oxidación (Ag → Ag⁺ + e⁻) en el electrodo superior, generándose cationes Ag⁺ que se depositan en la capa dieléctrica (a-ZnO) desde el electrodo Ag. El sesgo negativo en el electrodo inferior Pt atrae cationes Ag⁺, ocurriendo reacción de reducción (Ag⁺ + e⁻ → Ag) en el electrodo inferior. Así, los cationes Ag⁺ se reducen a átomos Ag y se acumulan hasta formar el puente conductor (Fig. 5b–d) y el dispositivo RRAM exhibe LRS. Este proceso se denomina 'SET'. Cuando se invierte la polaridad del voltaje aplicado, el filamento altamente conductor se disuelve casi completamente y el dispositivo está en HRS. Este proceso se denomina 'RESET' (Fig. 5e).

En RRAM basada en vacancias de oxígeno (OxRRAM), el mecanismo físico responsable de la conmutación resistiva se asocia generalmente con la generación de vacancias de oxígeno (V_o²⁺) y subsiguiente relocalización de iones oxígeno (O²⁻), permitiendo formación de filamento conductor entre electrodos superior e inferior. Inicialmente, para la celda RRAM recién fabricada, el proceso de formación (ruptura suave del dieléctrico) es esencial. Una vez ocurre la ruptura suave del dieléctrico, los átomos de oxígeno son expulsados de la red por aplicación de alto campo eléctrico hacia la interfaz del ánodo y se convierten en iones oxígeno (O²⁻), mientras que las vacancias de oxígeno (V_o²⁺) quedan en la capa de óxido. Los iones oxígeno (O²⁻) reaccionan con materiales del ánodo o se descargan como oxígeno no reticulado neutro si se usan metales nobles como materiales del ánodo para formar capa interfacial de óxido. Así, la interfaz electrodo/óxido se comporta como 'reservorio de oxígeno'. Luego, la acumulación de vacancias de oxígeno (V_o²⁺) en el óxido masivo conmuta la celda RRAM a LRS al formarse el filamento conductor (CF) y fluir corriente apreciable. Para conmutar de vuelta a HRS, el proceso RESET ocurre durante el cual los iones oxígeno (O²⁻) migran de vuelta al óxido masivo desde la interfaz del ánodo y se combinan con vacancias de oxígeno (V_o²⁺) u oxidan precipitados metálicos del CF, rompiendo parcialmente el filamento, conmutando la celda RRAM a HRS. Para celdas RRAM con mecanismo de conmutación unipolar, la difusión de iones oxígeno (O²⁻) se activa térmicamente por corriente de calentamiento Joule y los iones oxígeno difunden desde la interfaz o región alrededor del CF debido al gradiente de concentración. También se requiere corriente RESET relativamente más alta en RRAM de conmutación unipolar para elevar temperatura local alrededor del CF. En RRAM de conmutación bipolar, los iones oxígeno (O²⁻) necesitan ser ayudados por campo eléctrico inverso ya que la capa interfacial puede presentar barrera de difusión significativa y la difusión térmica pura no es suficiente. La ruptura parcial del CF ocurre en ambos casos, conmutando la celda RRAM a HRS. Esto es principalmente debido a la formación de vacancias de oxígeno (V_o²⁺) y región pobre resultando en gap de túnel para electrones. Para conmutar de vuelta a LRS (proceso SET), el CF reconecta los electrodos como resultado de ruptura suave en la región del gap. Un proceso SET/RESET similar puede repetirse por muchos ciclos.

Basado en lo anterior, CBRAM (ECM) depende de electrodo metálico electroquímicamente activo como Ag, Cu, Ni para formar CF basado en cationes metálicos. El CF en 'OxRRAM' (VCM) está compuesto por defectos de vacancias de oxígeno, en lugar de átomos metálicos, debido a migración de aniones dentro del material de almacenamiento. Aunque se discute en detalle el mecanismo de conmutación de ambos tipos, aún hay debate sobre los mecanismos. Por ejemplo, dónde empieza a crecer el CF en proceso SET y dónde se rompe en RESET, y cómo estas vacancias/átomos metálicos se reúnen para formar el CF. Se investigaron las características corriente-voltaje (I-V) de 20 ciclos de conmutación consecutivos de estructura RRAM Ta/TaO_x/Pt, observándose variación clara de LRS y HRS para ciclos consecutivos, disminuyendo la ventana de memoria general, degradando rendimiento RRAM. Esta variabilidad ciclo-a-ciclo se atribuye principalmente a la formación aleatoria del CF y su ruptura durante operaciones SET y RESET respectivamente.

Una comparación de OxRRAM con CBRAM basada en parámetros operacionales se muestra en Tabla 3. Esta comparación revela diferencia notable en características de resistencia. Esta disimilitud es porque los filamentos conductores de CBRAM están compuestos principalmente de átomos metálicos que son relativamente más fáciles de derivar y difundir comparados con vacancias de oxígeno, causando degradación de tiempo de retención y resistencia de CBRAM comparado con OxRRAM. Aunque los mecanismos de conmutación son diferentes, hay muchas características comunes. La única diferencia significativa es que la resistencia de OxRRAM es significativamente mayor que la de CBRAM.

Métricas de Rendimiento de RRAM

Resistencia (Endurance)

RRAM involucra transiciones frecuentes entre HRS y LRS. Cada evento de conmutación puede introducir daño permanente y causar degradación del rendimiento. La resistencia se define como el número de veces que un dispositivo RRAM puede conmutar entre HRS y LRS asegurando una relación distinguible confiable entre ellos. Una prueba de resistencia determina el número máximo de ciclos SET/RESET que pueden conmutarse efectivamente antes de que HRS y LRS ya no sean distinguibles. Las características de resistencia se obtienen realizando secuencia de barridos I-V en celda de conmutación resistiva y extracción subsiguiente de R_HRS y R_LRS aplicando voltaje de lectura (típicamente 0,1 V). Este método es confiable pero muy lento porque el tiempo para obtener barrido I-V puede ser muy alto, particularmente si corrientes bajas están involucradas.

Los ciclos de resistencia en celda RRAM HfO_x muestran fuerte dependencia del tamaño de celda, con mejor resistencia en dispositivos con mayor tamaño de celda (Fig. 6a). Además, reducir verticalmente el espesor de capa resulta en degradación de resistencia para voltaje SET a 2,5 V (Fig. 6b). Esta degradación con reducción de capa de conmutación resulta del número reducido de iones en región activa. RRAM basado en HfO_x exhibe excelente resistencia de 10⁶ ciclos en array de 1 kb con tamaño de celda 30 nm bajo tecnología 0,18 μm (Fig. 6c). Al añadir capa extra de AlO_x sobre electrodo inferior (BE), la estabilidad del array mejora al aumentar inmunidad a perturbación de lectura para HRS. Para RRAM basado en TaO_x, se observó degradación de resistencia con aumento de ancho de pulso y amplitud de voltaje RESET en estructura Ta/Ta₂O₅/TiN. Una comparación de electrodo inferior TiN y Ru muestra que la causa principal de degradación es la reacción de iones oxígeno con electrodo TiN. Además, se obtuvo resistencia mejorada de 10⁹ ciclos sin verificación en estructura similar reduciendo capa Ta₂O₅ a 3 nm y usando pulso triangular con < 5 ns de ancho. Para rendimiento de array a gran escala, comparación de memoria Ta₂O₅ de 2 Mb antes y después de 10⁵ ciclos de prueba de resistencia se muestra en Fig. 6d. Las distribuciones de corriente de celda muestran pequeña variación para ciclos inicial y final. Además, la corriente de celda para LRS cae por debajo de 50 μA, indicando bajo consumo de energía del array. Dispositivos de conmutación resistiva con resistencia superior a 10¹² ciclos se han reportado en diferentes tipos de celdas RRAM con medios de conmutación basados en óxido de tantalio (TaO_x). Así, dispositivos RRAM basados en óxido de tantalio parecen exhibir la mayor resistencia.

Retención

La retención de datos de un dispositivo RRAM implica investigar estabilidad durante un período para ambos LRS y HRS tras transiciones SET y RESET. Es decir, el período durante el cual una celda permanece en un estado particular tras operación SET/RESET determina su capacidad de retener contenido. La aplicación de estrés de voltaje constante (CVS) en el tiempo usando voltaje de lectura bajo (0,1 V) y medición de curva corriente-tiempo (I-t) para ambos LRS y HRS permite medir retención de estado. Debido a la naturaleza dispersiva de rearreglos atómicos inducidos por voltaje SET, la retención larga en LRS es difícil de obtener, mientras que en HRS la retención no es preocupación ya que es el estado natural del dispositivo y RRAM permanecerá en este estado si no se aplica sesgo (o sesgo bajo). La retención en LRS depende del límite de cumplimiento durante transición SET; ej. en RRAMs basados en mecanismo de conmutación de filamento conductor, mayor corriente de cumplimiento produce filamento conductor más fuerte, más estable en el tiempo, comparado con menor corriente. Se ha demostrado retención proyectada de 10 años a 85 °C en Ti/HfO₂/TiN. Un método común para obtener resistencia del dispositivo es aplicar pulso de lectura a alta temperatura tras ciertos intervalos (ej. cada 1 s) y extrapolar resistencia a período de 10 años. Aunque fácil de implementar, tiene limitaciones por estrés de voltaje de lectura aplicado a la celda. Un método alternativo es cambiar temperatura y registrar tiempo hasta que el dispositivo falle. La energía de activación se extrae trazando gráfico de Arrhenius y extrapolando a temperatura de operación. Sin embargo, la limitación es que es necesario esperar hasta que ocurra fallo en la celda RRAM, siendo más lento y costoso.

Las características de dispositivo de RRAM basado en HfO_x desarrollado en Instituto de Investigación de Tecnología Industrial, Taiwán, se demuestran para entender el funcionamiento. La imagen de microscopía electrónica de transmisión (TEM) de dispositivo RRAM TiN/Ti/HfO_x/TiN con tamaño de celda 30 nm se muestra en Fig. 7a. El dispositivo exhibe características de conmutación bipolar y la curva I-V obtenida a 200 μA de corriente de cumplimiento SET se muestra en Fig. 7b. El dispositivo presenta resistencia de 10⁶ ciclos con relación resistencia on/off mayor que 100 en condiciones de programación SET/RESET de +1,5 V/–1,4 V con ancho de pulso 500 μs (Fig. 7c).

Uniformidad

En celda RRAM, la mala uniformidad de varias características es factor significativo que limita fabricación a mayor escala. Los voltajes de conmutación, así como resistencias HRS y LRS, son parámetros que exhiben alto grado de variación. Las variaciones incluyen fluctuaciones temporales (ciclo-a-ciclo) y espaciales (dispositivo-a-dispositivo). La naturaleza estocástica de formación y ruptura de filamento conductor se cree la razón principal. La variabilidad ciclo-a-ciclo y dispositivo-a-dispositivo es obstáculo mayor para almacenamiento de información en RRAM. La observación de variabilidad ciclo-a-ciclo se ve influenciada por cambio en número de defectos de vacancias de oxígeno que surgen en CF debido a su naturaleza estocástica de formación y ruptura durante evento de conmutación. Debido a esta naturaleza aleatoria del CF, la predicción y control preciso de la forma del CF se vuelve extremadamente desafiante. Esta variabilidad empeora al reducir el límite de cumplimiento (corriente de cumplimiento 'I_cc'). Por otro lado, para valores más altos de 'I_cc', la relación de desviación estándar (σ) y resistencia promedio (μ) es baja, resultando en menor dispersión de resistencia LRS. Esto se atribuye a mayores defectos en CF, formando camino bien definido para conducción de corriente.

RRAM también exhibe no uniformidad dispositivo-a-dispositivo (celda-a-celda) que degrada rendimiento al reducir margen de memoria entre dos estados. El origen se atribuye a no uniformidades en proceso de fabricación como espesor de película de conmutación, daños por grabado y rugosidad superficial de electrodos. Se ha investigado mucho para mejorar uniformidad y se han explorado varios métodos. Uno utiliza concepto de insertar semillas de nanocristales que confinan caminos del filamento conductor mejorando efecto de campo eléctrico local. En RRAM Ti/TiO_2−x/Au, la inducción de nanocristales de platino (Pt) dentro de TiO_2−x delgado resulta en uniformidad mejorada. Los nanocristales Pt limitan efecto de conmutación a regiones con alta probabilidad de generación de vacancias de oxígeno, mejorando uniformidad. En otro enfoque, ingeniería de interfaz electrodo/óxido insertando capas buffer apropiadas es muy útil para lograr operación RRAM uniforme. En RRAM basado en HfO_x, capa delgada de Al se inserta entre electrodo TiN y capa de óxido HfO_x. Esto resulta en mejora significativa de distribución de voltaje SET y distribución de resistencia, mejorando uniformidad. La mejora en distribución de voltaje SET y resistencia tras insertar capa delgada de Al entre electrodo TiN y óxido masivo HfO_x se muestra en Fig. 8. Se asume que átomos Al difunden en películas delgadas HfO₂, y tienden a localizar vacancias de oxígeno debido a energía de formación reducida, estabilizando generación de filamentos conductores, mejorando uniformidad de conmutación resistiva.

Además del enfoque de ingeniería de materiales, se ha sugerido un método de programación novedoso para reducir fluctuaciones. Una técnica de formación multi-paso se implementó en RRAM W/HfO₂/Zr/TiN para minimizar corriente de sobreimpulso debido a efectos parásitos. Una técnica de formación multi-paso resulta en formación gradual del filamento; así, se logra baja corriente SET/RESET mejorando características de conmutación. Otros métodos como formación a voltaje constante y formación en caliente (formación a temperatura más alta) se han investigado para reducir variaciones de resistencia. Otro método para lograr alta uniformidad es aplicar tren de pulsos en lugar de pulso único a celda RRAM. Este enfoque no solo resulta en uniformidad mejorada sino que también mejora capacidad multinivel de celda RRAM.

Efecto de Temperatura de Operación y Ruido Telegráfico Aleatorio

Para lograr rendimiento confiable de dispositivo RRAM, se investiga efecto de temperatura de operación y ruido telegráfico aleatorio (RTN). Se observa que la resistencia de ambos estados LRS y HRS varía por cambio de temperatura. Se realizó estudio de temperatura de TiN/HfO₂/Ti/TiN. Se aplicó barrido de voltaje positivo < 3 V y corriente de cumplimiento 1 μA para electroformado. Una vez ocurre formación, voltaje RESET (V_reset) < –1 V conmuta dispositivo a HRS (OFF). Para conmutar a LRS (ON), voltaje SET (V_set) < 1 V se aplica.

La operación RESET en RRAM tiende a mostrar resistencia diferencial negativa controlada por voltaje (NDR). RESET ocurre abruptamente a bajas temperaturas, mientras que para temperaturas sobre ambiente, el proceso RESET ocurre más gradualmente. La resistencia del dispositivo RRAM en estado prístino, ON y OFF en función de temperatura se muestra en Fig. 9a. Se observa comportamiento semiconductor para estado prístino y OFF: resistencia disminuye con aumento de temperatura. Para estado ON, se observa característica metálica: resistencia aumenta con aumento de temperatura. Debido a variación de resistencia con cambio de temperatura, R_OFF/R_ON disminuye de valor 20 a aproximadamente 5 en rango 213–413 K. En dispositivos Ti/HfO_x/Pt, se observó disminución en R_OFF/R_ON con ciclado dependiente de temperatura, atribuida a acumulación de trampas relacionadas con vacancias de oxígeno dentro de capa HfO₂. Además, mediciones dependientes de temperatura sin operación SET/RESET se realizaron para evaluar impacto de ciclado I-V en relación R_OFF/R_ON. El barrido de voltaje se detuvo antes de alcanzar V_set y V_reset. Para resistencia OFF (rectángulos verdes), se observó dependencia de temperatura más débil en contraste con resistencia ON (círculos verdes) que exhibió características similares al caso de ciclado. Se infiere que ciclado I-V induce dependencia de temperatura más fuerte, disminuyendo R_OFF/R_ON. El efecto de variación de temperatura en voltajes de conmutación V_set y V_reset se muestra en Fig. 9b. La ligera variación en V_set con cambio de temperatura indica que no hay diferencia significativa. Para V_reset, la tendencia general es disminución de voltaje de ~0,2 V con aumento de temperatura en rango 233–333 K. También se observa aumento lento de V_reset para rango 353–413 K.

El ruido telegráfico aleatorio (RTN) es otro factor que afecta rendimiento RRAM. RTN se ha usado largo tiempo como indicador de rendimiento y fiabilidad. RTN disminuye margen de memoria entre HRS y LRS por fluctuaciones extensas en corriente de lectura durante operación de lectura. Debido a RTN, el margen de lectura, potencial de escalado y capacidad de celda multinivel se ven muy afectados; así, necesita investigarse para lograr rendimiento confiable. Para investigar efecto de electrodo inferior en RTN, se realizó análisis de RRAM Ta₂O₅/TiO₂. Ejemplos de señales RTN complejas en LRS y HRS se muestran en Fig. 10. RTN causa inestabilidad de lectura en RRAM, reduciendo margen de lectura, implementación de almacenamiento multibit y dificultando escalado de dispositivo. RTN se atribuye a atrapamiento y desatrappamiento de electrones en proximidad del CF en LRS, mientras ocurre en gap de túnel en HRS. Aunque la física de RTN no está clara y es muy debatida, el atrapamiento y desatrappamiento de electrones que inhibe temporalmente transporte de carga es ampliamente aceptado como mecanismo responsable de fluctuaciones por RTN. Se observa que con disminución de corriente de operación, amplitud de RTN aumenta, afectando altamente nivel HRS. Por tanto, es necesario asegurar margen de resistencia adicional para rendimiento confiable. RTN en RRAM se ha investigado extensamente, aunque mecanismo físico no está explícitamente definido. RTN puede usarse como herramienta para mapear movimientos de vacancias activas en RRAM debido a su variación dependiente del tiempo, útil para entender mecanismos de fallo de otros problemas de fiabilidad.

Memoria Resistiva de Acceso Aleatorio Multinivel (RRAM)

Almacenamiento Multinivel por Celda (MLC)

Debido a su pequeño tamaño físico y bajo consumo, dispositivos RRAM son potenciales para futuras aplicaciones de memoria y lógica. El aumento de densidad de almacenamiento es aspecto crítico para permitir diseño de celdas de capacidad multibit. Los múltiples estados resistivos pueden lograrse en celdas RRAM, proporcionando beneficios de soluciones de almacenamiento no volátil de bajo costo y alta densidad. Actualmente, mucha investigación se realiza en RRAM para reducir dimensiones y aumentar densidad estructural de arrays. Previamente, la densidad de almacenamiento de RRAM se aumentó reduciendo tamaño de dispositivo; sin embargo, la complejidad de procedimientos experimentales limita su implementación exitosa. Otro método sugerido es emplear arquitecturas de barras cruzadas tridimensionales (3D). Se han propuesto dos tipos de arquitecturas 'vertical' y 'crossbar RRAM'; sin embargo, ambos requieren procedimientos de fabricación avanzados no deseables. Una alternativa mucho más simple para aumentar densidad de almacenamiento en dispositivos RRAM es usar tecnología de almacenamiento de celda multinivel (MLC) que permite almacenar más de un bit por celda sin reducir dimensiones físicas. MLC es una de las propiedades más prometedoras de RRAM que puede aumentar significativamente densidad de almacenamiento. Así, en lugar de un solo estado de alta y baja resistencia (HRS y LRS), se pueden lograr múltiples HRS y LRS sin cambiar dimensiones del dispositivo. Sin embargo, para lograr operación MLC confiable, debe asegurarse control preciso sobre la resistencia de los diferentes niveles de resistencia de RRAM; de lo contrario, el dispositivo sufrirá variabilidad de resistencia y problemas de fiabilidad debido a la naturaleza aleatoria de formación de filamento conductor durante proceso de conmutación.

Métodos para Obtener Modos Multinivel por Celda (MLC) en RRAM

Para obtener comportamiento MLC en RRAM, se emplean tres métodos: (i) cambiar corriente de cumplimiento, (ii) controlar voltaje RESET y (iii) variar ancho de pulso de operación programa/borrado.

MLC Cambiando Corriente de Cumplimiento

El dispositivo RRAM usualmente opera en configuración 1-RRAM (1R) o 1-Transistor 1-RRAM (1T-1R). Las características MLC en configuración 1R pueden obtenerse cambiando corriente de cumplimiento (I_cc) durante operación 'SET', mientras que en estructura 1T-1R se controlan variando voltaje en la compuerta del transistor, permitiendo control de I_cc durante SET. Las curvas I-V típicas MLC de celda RRAM Ti/Ta₂O₅/Pt se muestran en Fig. 11. Al aumentar I_cc de 150 μA a 1 mA, se obtienen seis LRS diferentes en I_cc = 150 μA, 200 μA, 300 μA, 500 μA, 700 μA, 1 mA debido al aumento de corriente LRS (I_LRS) mientras HRS se mantiene constante y corriente HRS (I_HRS) permanece igual para todos los niveles LRS. Para Ti/Ta₂O₅/Pt RRAM, con aumento de I_cc, la corriente RESET máxima (I_reset) también aumenta mientras voltaje SET se mantiene casi constante. También se observó que resistencia LRS (R_LRS) disminuye mientras I_reset aumenta debido a formación de filamento más fuerte con aumento de I_cc.

La formación del CF y su ensanchamiento correspondiente con aumento de I_cc es el mecanismo atribuido de MLC en modo de corriente de cumplimiento, como se muestra esquemáticamente en Fig. 12. Con aumento del tamaño del CF por aumento de I_cc, la resistencia del CF disminuye resultando en múltiples niveles LRS para diferentes valores de I_cc. También se observa que I_reset aumenta con I_cc creciente ya que se requiere mayor potencia para romper CF de mayor diámetro.

MLC Controlando Voltaje RESET

Las características MLC en celda RRAM también pueden obtenerse controlando voltaje RESET (V_reset) mientras I_cc se mantiene constante. En este caso, las curvas I-V típicas MLC de celda RRAM TiN/HfO_x/AlO_x/Pt aplicando diferentes V_reset de −2,1 V, −2,7 V y −3,3 V se muestran en Fig. 13. Se observa que con aumento de V_reset, la corriente HRS (I_HRS) disminuye; así, se obtienen múltiples niveles HRS con misma resistencia LRS. Además, el voltaje SET (V_set) también aumenta al incrementar V_reset mientras I_reset permanece casi constante.

La disminución de I_HRS con aumento de voltaje RESET se debe principalmente al aumento del gap entre electrodo metálico y punta del CF como se muestra en Fig. 14. Cuanto mayor la magnitud de V_reset, mayor el gap y mayor el valor de resistencia. Por tanto, aumento del gap entre punta CF y electrodo inferior (BE) con aumento de voltaje RESET resulta en múltiples niveles de resistencia HRS. Se observa que en dispositivos donde I_reset muestra cambio gradual en corriente en lugar de cambio abrupto durante 'RESET', el cambio en resistencia HRS puede deberse a disminución del tamaño del filamento conductor (CF) al aumentar V_reset. Este enfoque es más viable prácticamente para arquitecturas de punto cruzado ya que requiere circuitos relativamente menos complejos.

MLC Variando Ancho de Pulso Programa/Borrado

Las características MLC también pueden obtenerse variando ancho de pulso programa/borrado mientras amplitud del pulso se mantiene constante. En RRAM basado en HfO_x, se demostraron tres niveles HRS variando ancho de pulso RESET de 50 ns a 5 μs. Este método es relativamente más fácil; sin embargo, es ineficiente energéticamente. Este inconveniente limita su aplicación para obtener características confiables en celda RRAM. El mayor consumo energético se confirmó comparando respuestas transitorias entre control de amplitud y ancho de pulso RESET. Esto es particularmente debido a mayor disipación de energía no deseada como energía térmica en material de conmutación resistiva.

Un resumen de dispositivos RRAM que exhiben múltiples estados de resistencia se muestra en Tabla 4. Hasta la fecha, solo se han demostrado 8 estados de resistencia en una sola celda RRAM variando I_cc o V_reset. Por tanto, hay enorme margen para aumentar el número de estados de resistencia en celda RRAM, mejorando su densidad de almacenamiento.

Modelado de Dispositivos RRAM

El modelado juega papel crítico en desarrollo de dispositivos usando tecnologías de semiconductores. Para entender completamente la operación y optimizar rendimiento, un modelo preciso es de gran importancia. Se han propuesto varios modelos RRAM con características y precisión variables. Esta sección discute características y atributos de los modelos RRAM comúnmente usados.

Modelo Stanford/ASU

Uno de los modelos RRAM basados en física más populares es el modelo Stanford/ASU, propuesto por Guan et al. y Chen et al. Este modelo se aplicó para validar características de conmutación I-V de RRAM HfO₂ e incluye efecto de calentamiento Joule y cambio de temperatura en conmutación de dispositivos RRAM.

Este modelo depende del crecimiento de CF dentro de capa dieléctrica de conmutación. El gap del filamento, es decir, el gap entre punta del CF y electrodo superior, es la variable de estado interno. El crecimiento de CF dentro de un dieléctrico se atribuye al movimiento de iones oxígeno y regeneración y recombinación de vacancias de oxígeno. Así, la tasa de cambio del gap del filamento (g) se da como [130]:

$$ \frac{dg}{dt} = V_{0} \cdot \exp\left(\frac{-E_{a}}{k_{b}T}\right) \cdot \sinh\left(\frac{q a_{h} \gamma V}{L k_{b} T}\right) $$ (1)

donde E_a es energía de activación, V es magnitud del voltaje aplicado, L es espesor del material de conmutación, a_h es distancia de salto, γ es factor de realce de campo local, V₀ es velocidad conteniendo frecuencia de intento de escape, k_b es constante de Boltzmann, q es carga unitaria elemental y T es temperatura del filamento conductor.

La variación espacial en tamaño del gap se tiene en cuenta, además de variaciones por propiedad estocástica del proceso iónico. Se añade señal de ruido a la distancia del gap para tener en cuenta estas variaciones [130]:

$$ g_{|t+\Delta t} = F \left[ g_{|t}, \frac{dg}{dt} \right] + \delta_{g} \times \tilde{X}(n) \Delta t, \quad n = \frac{t}{T_{GN}} $$ (2)

donde Δt es paso de tiempo de simulación, función F representa evolución temporal del tamaño del gap de t a Δt. \(\tilde{X}\)(n) es secuencia de ruido gaussiano de media cero. T_GN es intervalo de tiempo tras el cual \(\tilde{X}\)(n) cambia al siguiente valor aleatorio.

La variación en tamaño del gap δ_g depende de energía cinética de iones y temperatura del filamento [130]:

$$ \delta_{g}(T) = \frac{\delta^{0}_{g}}{\left\{ 1 + \exp \left( \frac{T_{\text{crit}} - T}{T_{\text{smith}}} \right) \right\}} $$ (3)

donde \(\delta^{0}_{g}\) y T_smith son coeficientes de ajuste para igualar curvas de distribución de resistencia a experimentos y T_crit es temperatura umbral above la cual el tamaño del gap cambia significativamente.

Este modelo muestra fuerte dependencia de temperatura; así, hay necesidad de contabilizar cambio de 'T'. Con cambio en características de celda, la temperatura del dominio interno dinámico T cambia significativamente, mientras el dominio externo se asume a temperatura uniforme y estable (T_bath), relacionada como [130]:

$$ c_{p} \frac{dT}{dt} = V(t)I(t) - k(T - T_{\text{bath}}) $$ (4)

donde C_p es capacitancia térmica efectiva del dominio interno, V(t)I(t) representa calentamiento Joule y k es conductividad térmica efectiva.

Usando mecanismo de conducción generalizado, la conducción de corriente se define [130]:

$$ I(g,v) = I_{0} \cdot \exp\left(\frac{-g}{g_{0}}\right) \cdot \sinh\left(\frac{V}{V_{0}}\right) $$ (5)

donde I₀, g₀ y V₀ son parámetros de ajuste para igualar resultados experimentales.

Una característica significativa de este modelo es su implementación en aplicaciones neuromórficas y diseño de dispositivo sináptico RRAM, dando gran flexibilidad y alcance para implementación en varios sistemas neuromórficos.

Modelo Electro-térmico Físico

El modelo electro-térmico físico fue desarrollado por Kim et al. e implementado con RRAM bicapa basado en pentóxido de tantalio (Ta₂O₅). Este modelo resuelve ecuaciones diferenciales basadas en método de elementos finitos. También usa enfoque de fenómeno electro-térmico para modelado, dándole ventaja en flexibilidad para incorporar solver FEM y simular sistema muy accuradamente. Sin embargo, inconveniente es su dificultad de implementación para solvers SPICE y Verilog.

Este modelo describe CF como región dopada con vacancias de oxígeno como dopantes, extendiéndose desde electrodo superior a inferior. Para describir deriva-difusión de migración de vacancias, asume que la misma ecuación describe ambos procesos de iones oxígeno y vacancias. El modelo iónico de Mott y Gurney se emplea para describir el proceso [135]:

$$ \frac{dn_{D}}{dt} = \Delta \times \left( D_{s} \Delta_{n_{D}} - \mu v n_{D} \right) + G $$ (6)

donde D_s describe proceso de difusión, v da velocidad de deriva de vacancias y G es tasa de crecimiento CF que describe proceso SET. Parámetros definidos [135]:

$$ D_{s} = \frac{1}{2} a^{2} f_{e} \exp\left(\frac{-E_{a}}{k_{B}T}\right) $$ (7)

$$ v = a_{h} f \exp\left(\frac{-E_{a}}{k_{B}T}\right) \sinh\left(\frac{q a_{h} E}{k_{B}T}\right) $$ (8)

$$ G = A \exp\left(\frac{-(E_{a} - q l_{m} E)}{k_{B}T}\right) $$ (9)

donde l_m es tamaño de malla. Estas ecuaciones gobiernan transformación física del dispositivo durante transición SET/RESET, controlando esencialmente crecimiento y ruptura del CF.

Modelo Físico de Huang

El modelo físico de Huang, desarrollado por Huang et al., es un modelo físico muy completo para dispositivo RRAM ya que tiene en cuenta tanto el ancho del CF como el gap del filamento al electrodo como factores que afectan la dinámica de variables de estado. Además, la distribución de temperatura también se considera.

Proceso SET/RESET se considera resultado de proceso de generación/recombinación de iones oxígeno (O²⁻) y vacancias de oxígeno (V₀). Durante SET, CF empieza a evolucionar desde punta del electrodo superior (T.E) y se alarga en radio con aumento de voltaje, resultando en ancho final 'W' del CF. Este modelo asume forma cilíndrica simétrica del CF. Durante RESET, CF se rompe empezando desde T.E hasta disolverse completamente con aumento de voltaje. La distancia del gap 'x' se define como gap entre capa de electrodo activo (T.E) y punta del CF.

Así, para SET, parámetro 'W' actúa como variable de estado, mientras para RESET, parámetro 'x' actúa como variable de estado. Por tanto, dx/dt y dw/dt definen la dinámica del dispositivo durante transición SET/RESET.

Durante primer proceso RESET, tasa de reducción CF, es decir, liberación de O²⁻ por electrodo se expresa [142]:

$$ \frac{dx}{dt} = a \times f \times \exp\left(\frac{-E_{i} - \gamma Z_{e} V}{k_{B}T}\right) $$ (10)

Para salto de O²⁻ dentro de capa de óxido, tasa de reducción CF con 'a' siendo distancia entre dos V₀ [142]:

$$ \frac{dx}{dt} = a \times f \times \exp\left(\frac{-E_{h}}{k_{B}T}\right) \sinh\left(\frac{a_{h} Z_{e} E}{k_{B}T}\right) $$ (11)

Para caso de RESET dominado por recombinación entre O²⁻ y V₀ [142]:

$$ \frac{dx}{dt} = a \times f \times \exp\left(\frac{-\Delta E_{r}}{k_{B}T}\right) $$ (12)

En paso inicial de SET dominado por recombinación de vacancias de oxígeno con CF delgado inicialmente crecido [142]:

$$ \frac{dx}{dt} = -a \times f_{e} \times \exp\left(\frac{-E_{a} - \alpha_{a} Z_{e} E}{k_{B}T}\right) $$ (13)

Aquí, Z y α_g son parámetros de ajuste.

Para segundo paso, CF crece en dirección radial [142]:

$$ \frac{dw}{dt} = \left( \Delta w + \frac{\Delta w^{2}}{2w} \right) \times f_{e} \times \exp\left(\frac{-E_{a} - \gamma Z_{e} v}{k_{B}T}\right) $$ (14)

La corriente fluyendo a través del dispositivo se modela como correlación de corriente de salto con voltaje y distancia de gap [134]:

$$ i = i_{0} \cdot \exp\left(\frac{-x}{x_{T}}\right) \sinh\left(\frac{v}{v_{T}}\right) $$ (15)

Este modelo se validó en sistema HfO_x/TiO_x, obteniendo coincidencia bastante precisa entre resultados experimentales y simulación. Aunque contabiliza procesos significativos que afectan operación RRAM, tiene limitaciones, la más crítica siendo incompatibilidad con SPICE y Verilog-A.

Modelo de Disolución de Filamento

Este modelo fue desarrollado exclusivamente para dispositivos RRAM unipolares por Russo et al., luego modificado para RRAM bipolares. Se basa en ruptura de CF bajo efecto de cambio significativo de temperatura causado por calentamiento Joule.

Una ventaja significativa es que utiliza ecuaciones diferenciales parciales simples para contabilizar corriente del dispositivo y cambios de temperatura por calentamiento Joule y velocidad de disolución. La conducción de corriente dentro del dispositivo se describe por ecuación de Poisson [144]:

$$ \nabla \times \left( \frac{1}{\varphi} \nabla_{v} \right) = 0 $$ (16)

donde φ es resistividad del óxido y v define potencial eléctrico por aplicación de voltaje de sesgo externo a uno de los electrodos mientras el otro está conectado a tierra.

El CF se divide en mallas y en cada punto se calcula temperatura para describir ruptura. La ecuación de calor en estado estacionario de Fourier describe este efecto [144]:

$$ -\nabla \times (k \nabla T) = \varphi J^{2} $$ (17)

donde k es conductividad térmica de capa de óxido, J es densidad de corriente y T es temperatura del dispositivo.

La temperatura 'T' aumenta hasta temperatura crítica, tras lo cual el dispositivo se resetea y ocurre disolución del CF. El factor de disolución se modela [144]:

$$ V_{\text{DIS}} = V_{\text{DIS-F}} \cdot \exp\left(\frac{-E_{a}}{k_{B}T}\right) $$ (18)

donde E_a es energía de activación, k_b constante de Boltzmann, V_DIS-F parámetro de ajuste y V_DIS velocidad de frontera CF hacia eje de simetría.

La resistividad del CF es dependiente de temperatura [144]:

$$ \varphi_{\text{CF}}(T) = \varphi_{\text{CF-RT}} \left[ 1 + C (T - T_{0}) \right] $$ (19)

donde C es coeficiente de temperatura de resistividad calculado experimentalmente y φ_CF-RT es resistividad estándar del CF a temperatura ambiente.

Software COMSOL Multiphysics se usa para resolver ecuaciones acopladas para este modelo RRAM por sus capacidades multifísicas y habilidad para manejar tales simulaciones.

Modelo Bipolar de Bocquet

El modelo bipolar de Bocquet describe memorias de conmutación resistiva basadas en óxido bipolar usando enfoque de modelado basado en física. Describe proceso de electroformado de dispositivo RRAM, además de utilizar características del modelo unipolar de Bocquet y modificarlas significativamente según características de conmutación bipolar. En este modelo, el radio del CF es la variable de estado interna que gobierna efectivamente la tasa de conmutación.

Para modelar etapa de electroformado, usa tasa de electroformado (τ_Form) que detalla mecanismo de conversión a sub-óxido conmutable desde óxido prístino. La etapa de electroformado se modela [148]:

$$ \tau_{\text{form}} = \tau_{\text{form}0} \times \exp\left(\frac{E_{a\text{Form}} - q \alpha_{s} V_{\text{cell}}}{k_{B}T}\right) $$ (20)

$$ \frac{dr_{\text{CFmax}}}{dx} = \frac{r_{\text{work}} - r_{\text{CFmax}}}{\tau_{\text{form}}} $$ (21)

donde E_aForm es energía de activación para electroformado, τ_form0 tasa nominal de formación, α_s coeficiente de transferencia de carga, V_cell voltaje aplicado entre electrodos, r_CF radio CF que varía de 0 a r_CFmax, q carga elemental, T temperatura del dispositivo y k_B constante de Boltzmann.

La reacción redox electroquímica derivada de ecuación Butler-Volmer se usa para describir operación SET/RESET [148]:

$$ \tau_{\text{Red}} = \tau_{\text{Redox}} \times \exp\left(\frac{E_{a} - q \alpha_{s} V_{\text{cell}}}{k_{B}T}\right) $$ (22)

$$ \tau_{\text{Ox}} = \tau_{\text{Redox}} \times \exp\left(\frac{E_{a} + q (1 - \alpha_{s}) V_{\text{cell}}}{k_{B}T}\right) $$ (23)

donde τ_Red y τ_Ox son tasas de reducción y oxidación. τ_Redox es tasa de reacción efectiva considerando ambas reacciones.

La tasa de conmutación se obtiene acoplando las dos ecuaciones [148]:

$$ \frac{dr_{CF}}{dt} = \frac{r_{\text{CFmax}} - r_{\text{CF}}}{\tau_{\text{red}}} - \frac{r_{\text{CF}}}{\tau_{\text{Ox}}} $$ (24)

El modelo bipolar de Bocquet es bastante completo al incluir efectos de temperatura. La temperatura local del filamento se acopla usando ecuación de calor (Ec. 25), temperatura considerando filamento cilíndrico (Ec. 26), temperatura máxima en CF en x=0 (Ec. 27) y conductividad eléctrica equivalente en área de trabajo (σ_eq) (Ec. 28).

Cabe mencionar que temperatura aumenta con aumento de radio CF, resultando en reacción auto-acelerada por bucle de retroalimentación positiva. La reacción auto-limitada o SOFT reset, ocurre por disminución de temperatura y radio CF durante RESET.

La corriente total fluyendo en OxRRAM es suma de corrientes en área conductora (I_CF), conducción a través de sub-óxido conmutable (I_sub-óxido) y conducción a través de óxido prístino no conmutado (I_prístino) [148]:

$$ I_{\text{cell}} = I_{\text{sub-óxido}} + I_{\text{CF}} + I_{\text{Prístino}} $$ (29)

$$ I_{\text{CF}} = F \cdot \pi \cdot \sigma_{CF} \cdot r^{2}_{CF} $$ (30)

$$ I_{\text{sub-óxido}} = F \cdot \pi \cdot \sigma_{Ox} \cdot (r^{2}_{\text{CFmax}} - r^{2}_{CF}) $$ (31)

$$ I_{\text{Prístino}} = S_{\text{cell}} \cdot A \cdot F^{2} \cdot \exp\left(\frac{-B}{F}\right) $$ (32)

$$ A = \frac{m_{e} q^{3}}{8 \pi h m^{ox}_{e} \phi_{b}} $$ (33)

El parámetro B_e depende de altura de barrera metal-óxido (φ_b) [148]:

$$ \text{if } \phi_{b} \geq q L_{x} F: B_{e} = \frac{8 \pi \sqrt{2 m^{ox}_{e}}}{3 h q} \left[ \phi^{3/2}_{b} - (\phi_{b} - q L_{x} E)^{3/2} \right] $$

$$ \text{otherwise}, B_{e} = \frac{8 \pi \sqrt{2 m^{ox}_{e}}}{3 h q} \times \phi^{3/2}_{b} $$ (34)

donde m_e y m^ox_e son masas efectivas de electrón en cátodo y óxido, F = V_cell/L_x campo eléctrico, h constante de Planck y S_cell sección de celda RRAM.

Se requieren soluciones discretas para implementar modelo en simulador eléctrico. Este modelo contabiliza bien ese aspecto, haciéndolo adecuado para simulación con circuitos eléctricos. Implementa ecuaciones en simulador de circuitos Eldo. Soluciones discretas [148]:

$$ r_{\text{CFmax}_{i+1}} = (r_{\text{CFmax}_{i}} - r_{\text{work}}) \times e^{-\Delta t / \tau_{\text{form}}} + r_{\text{work}} $$ (35)

$$ r_{CF_{i+1}} = \left( r_{CF_{i}} - r_{\text{CFmax}_{i}} \times \frac{\tau_{eq}}{\tau_{\text{Red}}} \right) \times e^{-\Delta t / \tau_{eq}} + r_{\text{CFmax}_{i}} \times \frac{\tau_{eq}}{\tau_{\text{Red}}} $$ (36)

$$ \tau_{eq} = \frac{\tau_{\text{Red}} \times \tau_{\text{Ox}}}{\tau_{\text{Red}} + \tau_{\text{Ox}}} $$ (37)

Este modelo se verificó contra caracterización eléctrica de sistema basado en HfO₂. Una característica importante es que puede contabilizar efectivamente variabilidad dispositivo-a-dispositivo. Una limitación mayor es la falta de umbral de corriente o voltaje.

Esta sección presenta en detalle varias características y features de modelos RRAM. Un análisis comparativo de modelos RRAM discutidos se presenta en Tabla 5.

Aplicaciones de RRAM

RRAM se ve como uno de los candidatos destacados entre tecnologías de memoria emergentes con potencial para reformar la jerarquía de memoria principalmente por su alta velocidad, capacidad de almacenamiento no volátil, densidad de almacenamiento mejorada y función de computación lógica. Las diversas aplicaciones novedosas de RRAM se discuten en esta sección.

Lógica No Volátil

Los códigos de instrucción y datos se transfieren usando buses entre unidades en sistema con arquitectura von Neumann debido a unidades de computación y memoria separadas. Este proceso de transferencia resulta en mayor consumo de energía y retraso temporal, denominado 'cuello de botella de von Neumann'. Para reducir su impacto, se sugiere proceso de computación que utiliza array de barras cruzadas RRAM, alterando operaciones de memoria y computación en el mismo núcleo. Además, para obtener alta densidad de integración y bajo costo, la estructura compacta de dos terminales de RRAM y su arquitectura de array 4F² son muy beneficiosas. Por ejemplo, para obtener funciones lógicas booleanas simples como 'NOT', 'AND', 'OR', se requieren múltiples transistores, cada uno ocupando 8-10 F² de área. Estas funciones pueden realizarse usando dos o tres celdas RRAM, resultando en área total ~10 F² solamente.

Hasta la fecha, varios métodos se han sugerido para realizar funciones lógicas booleanas. La computación booleana está significativamente más establecida comparada con paradigmas no booleanos como computación neuromórfica y cuántica. Por tanto, la eficiencia energética y de costo de CPU o MCU puede mejorarse sin necesidad de desarrollar nuevos algoritmos o software, aunque aún falta solución técnica para implementar tareas complejas en array de barras cruzadas. Así, la mayor parte de la investigación se centra en demostración a nivel lógico básico al volverse complejo implementar unidad de computación completa usando array RRAM.

Computación Neuromórfica

Para superar 'cuello de botella de von Neumann', una forma efectiva es computación neuromórfica inspirada en cerebro, con potencial prometedor en amplia gama de tareas complejas y cognitivas como reconocimiento visual/audio, conducción autónoma y analítica de big data en tiempo real. Comparada con red neuromórfica basada en CMOS, la basada en array RRAM ofrece ventajas en almacenamiento de pesos on-chip, entrenamiento en línea y escalado a arrays mucho mayores. Además, la velocidad de procesamiento de RRAM mejora tres órdenes de magnitud, mientras el consumo de energía se reduce cuatro órdenes.

Para realizar paradigmas de computación neuromórfica implementados en hardware, se sugieren dos métodos: uno imita estructura y mecanismo de redes neuronales biológicas; el otro acelera algoritmos de redes neuronales artificiales (ANN) existentes. En una red neuronal, una sinapsis transfiere picos entre neuronas además de almacenar información sobre pesos de transferencia. La información sobre pesos puede adquirirse mediante reglas de aprendizaje como plasticidad dependiente del tiempo de pico (STDP) y plasticidad dependiente de tasa de pico (SRDP). Aunque algunos trabajos han intentado emular tales reglas en dispositivos RRAM, es complicado extender tales reglas bioinspiradas a tareas complejas pues el algoritmo teórico aún falta.

Un enfoque prácticamente viable es mapear ANN directamente a red neuromórfica basada en RRAM. Algunas tareas avanzadas como reconocimiento de patrones y voz se han demostrado basándose en este método. Aunque muy prometedor, la sinapsis basada en RRAM aún está lejos de aplicarse ya que varios problemas como optimización de materiales, supresión de variaciones, diseño de circuitos de control, arquitectura y algoritmos para computación analógica necesitan abordarse efectivamente.

Aplicación de Seguridad

El aspecto de seguridad se ha vuelto más prominente con desarrollos rápidos en tecnología de información; así, hay necesidad de circuitos integrados de seguridad basados en hardware. En contraste con circuitos de seguridad basados en lógica CMOS que explotan la naturaleza aleatoria del proceso de fabricación de semiconductores, los basados en RRAM son más robustos a ataques de varios tipos debido a sus mecanismos de conmutación completamente aleatorios. Para aplicaciones de seguridad, mayor variación de parámetros de dispositivo RRAM como RTN, variaciones de resistencia y conmutación probabilística es deseable, lo cual es diferente de aplicaciones de memoria que requieren menor variación entre parámetros.

Una característica de seguridad novedosa denominada función física no clonable (PUF) basada en RRAM se propone para autenticación de dispositivo (PUF fuerte) y generación de claves (PUF débil). Se requieren significativamente mayor número de pares entrada-salida [también llamados par desafío-respuesta (CRP)] para PUF fuerte, mientras que solo pequeña cantidad de CRPs de fiabilidad extremadamente alta para PUF débil. Aunque PUFs basados en RRAM han demostrado rendimiento notable; aún se requieren más demostraciones prácticas y evaluaciones adicionales para determinar madurez de esta nueva primitiva en seguridad hardware.

SRAM No Volátil

Tecnologías de memoria volátil como SRAM y DRAM pueden consumir más de la mitad de la potencia estática en chips SoC móviles actuales. Para alcanzar operaciones de memoria paralelas rápidas, área reducida y bajo consumo, se propuso SRAM no volátil (nvSRAM) basada en RRAM en la que dos celdas RRAM se apilan sobre ocho transistores, formando estructura 8T2R. También se han demostrado recientemente memoria no volátil direccionable por contenido ternario (TCAM) con estructura 4T2R y flip-flops no volátiles con tiempo de estrés reducido y potencia de escritura basados en RRAM.

Desafíos y Perspectivas Futuras

Durante los últimos años, la investigación en tecnologías de memoria emergentes ha crecido significativamente y se han desarrollado varios productos prototipo RRAM demostrando potencial para aplicaciones de memoria embebida de alta velocidad y bajo consumo. RRAM es una de las tecnologías más prometedoras por ventajas de estructura simple, compatibilidad con CMOS existente, buena velocidad de conmutación y capacidad de escalar a dimensiones más pequeñas. De hecho, actualmente la tecnología Flash enfrenta dificultades para reducir dimensiones y RRAM emerge como reemplazo potencial especialmente para operación rápida y aplicaciones de densidad de almacenamiento media.

Uno de los aspectos más críticos que necesita investigarse a fondo es la fiabilidad de RRAM. Debe desarrollarse mecanismo para asegurar detección de fallo de operación del dispositivo. También diseñar circuitos, ej. diseño de grupo de elementos de prueba (TEG) para detección robusta de señales, es desafío crítico para la emergencia de dispositivos RRAM. Para lograr operación de memoria de alta densidad en RRAM, la operación 1D1R es esencial. Esto puede realizarse operando dispositivo RRAM en modo unipolar. Sin embargo, en operación unipolar, se necesita mayor corriente para proceso RESET comparado con bipolar. Esto se debe a que efecto térmico juega papel significativo en RESET unipolar. Así, para realizar array RRAM 1D1R de alta densidad, los efectos térmicos tanto dentro como fuera de elemento de memoria deben considerarse. También cabe notar que hasta la fecha, en un solo dispositivo RRAM, ninguna tecnología ha reportado simultáneamente conmutación rápida, bajo consumo y operación estable. Aunque la resistencia de RRAM se ha reportado tan alta como 10¹², aún no es suficiente para reemplazar DRAM. RRAM posee velocidad de conmutación suficientemente rápida para reemplazar DRAM y los materiales usados en fabricación son muy similares a DRAM, siendo desafío crítico mejorar características de resistencia de RRAM. Para mejorar resistencia, es necesario controlar movimiento de oxígeno entre electrodo y capa de óxido en la interfaz. Se sugiere insertar segunda capa metálica en interfaz que pueda oxidarse fácilmente y actuar como reservorio de oxígeno para prevenir penetración de oxígeno en electrodo durante conmutación resistiva. El desafío más crítico que obstaculiza desarrollo RRAM es la comprensión adecuada del mecanismo de conmutación del dispositivo, debatido desde hace mucho por investigadores globales. El mecanismo de conmutación inconsistente de varios dispositivos RRAM reportados se cree debido a variación en proceso de fabricación, necesitándose análisis más rigurosos futuros para mejor comprensión. Los mencionados problemas deben manejarse efectivamente antes de implementar RRAM en futuras aplicaciones de memoria. Aunque RRAM es muy atractiva para computación neuromórfica, el mayor desafío para industrializarla radica en su capacidad para abordar problemas de variabilidad, no solo en condiciones nominales sino también a altas temperaturas antes de usarse en amplia variedad de aplicaciones.

Conclusión

Este artículo de revisión proporciona breve introducción al avance de arquitectura de memoria, tendencias actuales y limitaciones, dando valiosa perspectiva al campo de tecnologías de memoria emergentes. Se presenta discusión detallada destacando importancia de RRAM, su estructura, mecanismo de funcionamiento y clasificación. Los parámetros clave de rendimiento y su efecto en operación RRAM se detallan. Un estudio elaborado sobre capacidad MLC de RRAM junto con metodología se presenta. El manuscrito también discute características importantes de modelos RRAM ampliamente aceptados. La implementación de RRAM para aplicaciones importantes como lógica no volátil, computación neuromórfica, seguridad y SRAM no volátil se destaca. Aunque se ha logrado éxito significativo en tecnología RRAM; sin embargo, se necesita más trabajo ya que RRAM aún sufre varios desafíos en términos de alta corriente de operación, bajas relaciones de resistencia y problemas de fiabilidad. Más esfuerzos en investigación deberían apuntar a desarrollar métodos para lograr programación/borrado más rápido, menor consumo, aumento de densidad de almacenamiento implementando capacidad de almacenamiento multinivel y mejora en proceso de fabricación para uniformidad mejorada. Además, enfoque renovado debería dirigirse hacia uso de RRAM en memoria embebida y aplicaciones de lógica no volátil ya que avances en estos campos son más emocionantes y significativos. Con trabajo continuo y mejoras, es imperativo que dispositivos RRAM serán tecnología destacada para futuras aplicaciones de memoria no volátil.