Circuito de detección temprana proactiva mejora la resistencia de arrays RRAM de contacto rellenado

Resumen

Como una de las soluciones de almacenamiento no volátil embebido más prometedoras para módulos CMOS avanzados, las aplicaciones de la memoria de acceso aleatorio resistiva (RRAM) dependen altamente de su ciclabilidad. A través de análisis detallado, se han encontrado vínculos entre tipos de ruido, configuraciones de filamentos y la ocurrencia de fallo de reinicio durante pruebas de ciclado. Además, se demuestra un tratamiento de recuperación para restaurar la ciclabilidad de RRAM. También se propone un circuito de detección temprana para celdas vulnerables en un array para mejorar aún más la resistencia general de un array RRAM. La vida útil de RRAM puede extenderse a más de 10 k ciclos sin bits de fallo en un array.

Introducción

En años recientes, la RRAM con ventajas de estructura simple, escalabilidad superior y alta compatibilidad con procesos CMOS avanzados se ha convertido en una de las tecnologías centrales para realizar módulos de memoria no volátil embebidos [1,2,3,4,5,6,7,8]. La RRAM con alta ciclabilidad puede extender sus aplicaciones a sistemas que requieren actualizar datos no volátiles con mayor frecuencia, como sistemas de computación en memoria y neuromórficos [9,10,11,12,13,14,15].

Se cree que el cambio de estados en películas RRAM se logra por generación/recombinación de vacancias de oxígeno (V_o) para controlar la construcción/destrucción de filamentos conductivos (CF) [16,17,18,19,20,21,22]. Muchos estudios han mostrado que mecanismos estocásticos en la formación de CFs durante operaciones set/reset se han encontrado como una de las causas raíz de fallo de bit durante pruebas de ciclado [23,24,25,26,27]. En una celda con fallo de set, el exceso de V_o recombinado durante operaciones de reset ensancha el túnel entre los CFs residuales y el electrodo superior, lo que debilita el campo eléctrico en la región del túnel, llevando a baja generación de V_o [24]. Por otro lado, el exceso de V_o generado durante la operación de set, lleva a sobrecrecimiento de CF. Se cree que esta es la causa principal de fallos de reset [24, 28]. Además, el agotamiento inesperado de iones de oxígeno durante el ciclado se encuentra responsable del cierre de la ventana de resistencia [23, 28]. Se han reportado varios esquemas para mitigar el efecto del proceso estocástico en generación/aniquilación de V_o en diversos estudios [23, 24, 28,29,30]. Pulso con grandes tiempos de subida y bajada se encontró que reducen, respectivamente, la generación de V_o en operación set y consumo de ion de oxígeno en proceso de reset [23]. Para obtener buena controlabilidad de V_o, Chen et al. también sugieren un método de ajuste de amplitud de pulso para balancear operaciones set/reset [29]. Además del acondicionamiento de pulso [23, 29], se encontró que tratamientos de recuperación eléctrica fuertes de set/reset en dispositivos después de fallo de resistencia permiten que las celdas se restablezcan y ciclen nuevamente [24, 28, 30]. También se revela que el aumento de frecuencia de operaciones de recuperación empuja el rendimiento general de resistencia de ciclado más alto [24]. La recuperación periódica en todo el array durante el ciclado cuesta alta sobrecarga de potencia y desafíos de implementación en módulos de memoria reales. Por tanto, encontrar las celdas débiles, que están al borde del fallo de ciclo, es esencial para la implementación de una recuperación selectiva y oportuna. Esto puede permitir la mejora de ciclabilidad sin desperdiciar tratamientos innecesarios en celdas sanas.

En nuestro trabajo previo, se encontró que celdas con baja eficiencia de reset correlacionan con su topografía de CF. Además, los ruidos telegráficos aleatorios están vinculados a los tipos de CF, que también reflejan el cambio de CF después de estrés de ciclado [31]. En este trabajo, se han propuesto nuevos circuitos para detección temprana de dispositivos débiles en un array por sus características de corriente de lectura. También se introduce una operación de recuperación de reset para fortalecimiento preventivo de celdas vulnerables identificadas por el método de detección. Aplicando el método de detección temprana y operaciones selectivas de fortalecimiento de CF, se ha demostrado exitosamente una mejora significativa en la ciclabilidad set/reset.

Métodos

El análisis estadístico sobre resistencia de RRAM se recopila de un array de memoria de acceso aleatorio resistiva de contacto rellenado (BCRRAM) de 16 × 16, que se fabrica por proceso lógico CMOS de 0.18 µm [32, 33]. Como se muestra en el layout en la Fig. 1, el nodo de almacenamiento de BCRRAM está conectado en serie con un transistor de canal n para selección de celda en un array tipo NOR. Para investigar en profundidad las propiedades físicas de la capa TMO de BCCRAM, el análisis microscópico electrónico de transmisión (TEM) se realiza con microscopio electrónico de transmisión JEOL JEM-2800 con energía 200 keV. Las imágenes TEM transversales del array BCRRAM a lo largo de la dirección de línea de fuente (SL) se muestran en la Fig. 2. Debido al mejor control del espesor de película dieléctrica rellenada, se puede lograr una capa uniforme de óxido de metal de transición (TMO). Las composiciones relativas de elementos a lo largo de la profundidad de la película RRAM se proporcionan en análisis de espectroscopía de rayos X dispersivos en energía (EDX) en la Fig. 3, donde la película TMO de celda BCRAM se encuentra compuesta de TiN/TiON/SiO₂ [32, 33]. El análisis eléctrico se completa con un analizador de parámetros de semiconductor y un generador de pulsos. Las características DC de formateo/set/reset de BCRRAM se demuestran en la Fig. 4a. Nótese que alto voltaje SL en operaciones de formateo/set se requieren para desencadenar el proceso de ruptura suave. Bajo voltaje de línea de palabra (WL) 0.6 V en la compuerta del transistor de selección sujeta la corriente de pico y previene sobreset en estados de resistencia irreversibles. Como dispositivo BCRRAM bajo modo unipolar, se elige V_WL más alto de 1.2 V para suministrar corriente lo suficientemente alta para mejorar la difusión de ion de oxígeno y recombinación con V_o, favoreciendo el cambio de regreso a HRS [34,35,36,37]. Como se muestra en la Fig. 4b, una ventana de corriente de lectura de 10 × puede mantenerse bajo 50 ciclos DC set/reset, donde el estado de baja resistencia (LRS)/estado de alta resistencia (HRS) se establecen en 5 µA/0.5 µA, respectivamente.

Resultados y Discusión

Ciclabilidad y esquema de recuperación de reset

La resistencia de ciclado de BCRRAM se examina mediante un algoritmo optimizado de programación por pulsos incrementales (ISPP) mostrado en la Fig. 5a. Después de cada pulso de estrés, los estados de BCRRAM se verifican para determinar si V_WL/V_SL necesita aumentarse para las próximas operaciones set/reset [38]. Como se muestra en la Fig. 6a, una ventana de corriente de lectura estable puede obtenerse dentro de 20 µs tiempo set/reset, ver Fig. 6b, para 1k ciclos. Los datos experimentales muestran que el tiempo de reset requerido para alcanzar el HRS objetivo aumenta gradualmente cuando el número de ciclos supera 1000. Los datos también revelan que la mayoría de las celdas eventualmente se quedan atascadas en LRS incluso después de aumentar el tiempo de reset a 60 µs. Para investigar la causa raíz de la degradación de reset durante el ciclado, el ruido de baja frecuencia (LFN) encontrado en la corriente de lectura se investiga y se reporta como un índice que refleja las propiedades de CFs [39,40,41]. En nuestro trabajo previo [31], celdas con diferentes densidades de CFs dentro de sus capas TMO exhiben espectro de ruido distinto en su corriente de lectura. Como se representa en la Fig. 7a, las celdas pueden categorizarse en dos grupos basándose en características del espectro LFN en su corriente de lectura, en la Fig. 7b. Celdas con baja densidad de CFs, etiquetadas "sanas", se encuentran más robustas y se espera que soporten más estrés de ciclado. Celdas que contienen múltiples CFs diminutos, nombradas "débiles", se cree que son más vulnerables al estrés. Para estudiar los principales mecanismos de fallo para celdas bajo pruebas de ciclado, el LFN de dispositivos BCRRAM se monitorea. Como se resume en la Fig. 6c, se encuentra una fuerte correlación entre tipos de celda y número de ciclos en array BCRRAM. La porción de celdas débiles con múltiples caminos conductivos en capas TMO aumenta significativamente después del ciclado, lo que se cree que causa calentamiento menos eficiente en un CF disperso, ralentizando el proceso de reset [31]. Como resultado, el fallo de resistencia en operación de reset se atribuye a la generación de múltiples caminos conductivos. Además de pruebas ISPP, diferentes tipos de generaciones de CFs después de tensiones constantes también se reportaron [27, 28]. CFs innecesarios generados por condiciones fijas de operación set/reset se creyó que era una de las razones, causando que las celdas pierdan gradualmente sus capacidades de cambiar de regreso a HRS. Para revivir celdas después de fallo de reset, CFs innecesarios dentro de sus capas TMO necesitan ser recortados a través de fuertes pulsos de recuperación de reset con condiciones en la Fig. 5a, V_WL=1.2V, V_SL=2V y ancho de pulso de 50 µs, como se demuestra en la Fig. 6a. Con el tratamiento adecuado de recuperación de reset, la ventana de corriente de lectura así como su ciclabilidad pueden restaurarse. Sin embargo, como se muestra en la Fig. 6b, los pulsos de recuperación de reset se necesitan más frecuentemente en celdas que experimentaron más de 10 k ciclos. Los datos en la Fig. 6a también indican que las operaciones de recuperación de reset pueden volverse inútiles para algunas celdas después de largo estrés de ciclado, sugiriendo que los CFs en estas celdas están dañados más allá de reparación.

El cambio en la característica de ruido de la celda observado en la Fig. 6c implica que los tipos de celda son un índice útil para reparar una celda vulnerable antes de que alcance el fallo completo. Por tanto, distinguir tipos de celda por sus características de ruido durante la operación es un factor crucial para realizar intervenciones tempranas para fortalecer CFs.

Circuito de detección temprana

Para celdas con más CFs dentro de capas TMO, su corriente de lectura fluctúa entre múltiples estados de resistencia. Por el contrario, celdas con un CF dominante en películas RRAM, la corriente salta repetidamente entre dos estados distintos, que pueden usarse como índices de celdas sanas [31]. Como resultado, el número de estados intermedios en la corriente de lectura puede ayudarnos a identificar celdas vulnerables antes de que fallen completamente. Por tanto, en el algoritmo mostrado en la Fig. 5b, para detectar tempranamente una celda vulnerable y revivirla antes de perder completamente su capacidad de ciclado, la corriente de muestreo de celdas se alimenta al circuito de detección. Una vez diagnosticadas, se realizan operaciones de restauración en las celdas débiles confirmadas. Por tanto, se introducen y discuten dos circuitos para detectar estas celdas débiles en las siguientes secciones.

El primer circuito de detección por el método de compuerta buffer (BG), se ilustra en la Fig. 8a. Primero, la corriente de muestreo de celdas BCRRAM se refleja y filtra por un capacitor para establecer un nivel promedio. Luego, la diferencia entre los dos lados se amplifica. La diferencia amplificada de estados intermedios aún fluctúa ligeramente entre 0.55 V y 0.45 V. Por otro lado, celda con un CF dominante, donde la corriente de lectura salta entre bi-niveles; cuando pasa por el circuito detector, la salida puede empujarse a niveles de voltaje alto/bajo. Como se muestra en la Fig. 8b, diferentes estados lógicos son generados por las dos BGs con voltajes de transición adecuados y la compuerta lógica XOR. Para celdas exhibiendo RTN de estado intermedio, el voltaje de salida (V_out) se traba en estados de alto voltaje (V_H) en lugar de estados de bajo voltaje (V_L). La ratio entre la probabilidad de salida en V_H (P_H) versus la de V_L (P_L) de la salida XOR en celdas primero categorizadas por su LFN como sanas/débiles se resumen en la Fig. 8c. Para celdas con múltiples niveles de corriente en niveles de corriente de lectura, una porción mayor de salida XOR permanece en estados altos cuando las celdas débiles se ponen en el circuito de detección. Por otro lado, celdas sanas con un CF dominante y niveles de resistencia distintos son más propensas a poner la salida XOR en estados de bajo voltaje.

El segundo circuito propuesto aquí para cribar celdas vulnerables, nombrado como método de disparador Schmitt (ST), se ilustra en la Fig. 9a. Dos disparadores Schmitt, cuyos disparadores superior/inferior están diseñados para ser 0.65 V/0.35 V y 0.55 V/0.45 V, respectivamente, se usan en su lugar para encontrar la probabilidad de la corriente de lectura en su estado intermedio. El voltaje de salida, mostrado en la Fig. 9b, se vuelve alto cuando la corriente de lectura está en su estado intermedio. Del método ST, los porcentajes de niveles alto/bajo en la salida XOR se resumen en la Fig. 9c. Las salidas de detección son más propensas a permanecer en V_H para celdas débiles que para sanas.

Para investigar la tasa de éxito de la detección en identificar celdas débiles, la ratio de estados altos de la salida del detector para los dos grupos de celdas primeramente categorizadas por características LFN se comparan en la Fig. 10a, b. Para el circuito de detección BG, definimos una celda débil por tener una ratio P_H/P_L arriba de 2.3. Con este criterio, 70% de las celdas débiles pueden ser atrapadas exitosamente mientras lleva a 30% de falsos positivos. Para el método ST, cuando el criterio de selección se establece en una ratio P_H/P_L > 0.25, la tasa de cobertura puede alcanzar 60%, mientras el falso positivo puede ser tan alto como 50%. Esto hace el método ST un método de cribado menos efectivo. Como se compara en la Fig. 10c, mayor tasa de cobertura y menores chances de falso-positivo son demostradas por el método BG.

Debido a la alta tasa de cobertura proporcionada por el método BG, se emplea para la detección de celdas vulnerables con alto riesgo de fallo de resistencia para la iniciación de intervenciones tempranas. Las características de ciclado de celdas experimentando diferentes tipos de intervenciones de recuperación se comparan en la Fig. 11a. Se encuentra que las celdas solo sostienen 2 k ciclos cuando no se toma intervención durante pruebas de ciclado. La vida útil de BCRRAM puede extenderse por varios miles de ciclos cuando se aplican pulsos de recuperación de reset después de fallo de reset. Sin embargo, la mayoría de las celdas revividas no pueden pasar 8 k de ciclado. A través del circuito de detección temprana con esquema BG, celdas débiles en un array antes de fallo de ciclado pueden ser detectadas. Con un pulso de recuperación aplicado en una celda débil detectada, la resistencia de la mayoría de celdas BCRRAM puede extenderse significativamente a más de 40 k ciclos. El 15% de celdas en un array de memoria 16 × 16 que requirieron tratamiento de recuperación de reset en diferentes métodos se comparan en la Fig. 11b. Aunque más celdas necesitan ser recuperadas antes de 10 k ciclos en el método de detección BG, su porcentaje de celdas es relativamente estable a lo largo de una prueba de ciclado de 50 k. Sin embargo, en grupo de comparación, donde los dispositivos se restauran después de fallo de reset, la proporción de celdas que necesitan intervenciones de recuperación aumenta con estrés de ciclado, lo que sugiere mayor sobrecarga operativa tanto en velocidad como en potencia.

Gracias al circuito de detección y recuperación de reset, la vida útil de ciclado de BCRRAM puede extenderse efectivamente. Aunque la tasa de cobertura del circuito de detección BG alcanza 70%, algunas celdas vulnerables no son identificadas. Como resultado, creemos que mejorar la tasa de cobertura es uno de los caminos para mejorar aún más la resistencia general de arrays BCRRAM. Los ajustes del circuito de detección pueden ser afinados para disminuir la tasa de falso negativo, mejorando la tasa de cobertura. Además, la recuperación de reset puede optimizarse para revivir mejor BCRRAM a sus capacidades de ciclado.

Conclusiones

En este estudio, se establecen correlaciones de LFNs, topografías de CFs y fallo de reset durante ciclado. Además, se implementa un tratamiento de recuperación de reset en array BCRRAM para restaurar fallo de reset. Se proponen e investigan dos circuitos de detección, método BG y método ST, para cribar celdas vulnerables para intervenciones de recuperación temprana. Además, el método BG propuesto con una mayor tasa de cobertura se emplea en un array BCRRAM para mejorar la resistencia. Con los nuevos circuitos de detección BG propuestos y operación de recuperación de reset iniciada por detección temprana, se ha demostrado una mejora significativa de la resistencia de ciclado por más de 10 k veces.

Disponibilidad de datos y materiales

Los conjuntos de datos que apoyan las conclusiones de este artículo están incluidos en el artículo.