Detector mejorado de carga inducida por plasma para monitoreo integral de procesos CMOS BEOL

Resumen

Este trabajo propone un detector modificado de carga inducida por plasma (PID) para ampliar el rango de detección, para monitorear el posible daño por plasma a través de una oblea durante procesos CMOS BEOL avanzados. Se investigan nuevos diseños de antena para patrones de daño inducido por plasma con capacitores extendidos. Al adaptar los nuevos detectores PID, los niveles máximos de carga de los detectores han sido mejorados.

Introducción

En años recientes, la evolución de la tecnología de procesos semiconductores continúa reduciendo la dimensión crítica en circuitos integrados a gran escala [1,2,3]. Los procesos lógicos FinFET avanzados se han vuelto más complejos para realizar transistores más densamente empaquetados en chips Si multifuncionales y más potentes. Los pasos de grabado por iones reactivos mejorados por plasma [4, 5] se vuelven inevitables en procesos nanoescala avanzados para lograr estructuras de alto aspecto esenciales para circuitos de alta densidad de empaquetado [6]. Para nodos de tecnología CMOS más allá de 45 nm, las compuertas de transistores cambiaron de la compuerta de polisilicio convencional con dióxido de silicio a pilas de compuerta metal-high-k [7, 8]. Este cambio hace que los dispositivos sean más susceptibles al daño inducido por plasma y podría llevar a daños latentes imprevistos en las capas dieléctricas high-k [9]. En procesos de fabricación de vanguardia de FinFETs, numerosos pasos de plasma RF como grabado, deposición y procesos de limpieza son inevitables, lo que crea frecuencias más altas de eventos de carga inducida por plasma [10]. Tanto la carga positiva como negativa en estructuras metálicas pueden ocurrir. A medida que estas cargas fluyen a través de caminos conductivos hechos de líneas metálicas preexistentes, vías y contactos, la descarga indeseable a través de partes vulnerables de los circuitos, particularmente a través del dieléctrico de compuerta del transistor, puede llevar a preocupaciones significativas de confiabilidad. Por ejemplo, en el paso de grabado en seco, iones incidentes dispersos y materiales sputterizados en la superficie de reacción causan más defectos en las aletas del bulk [11, 12]. Para evitar que el evento de carga por plasma lleve a daño irreversible en circuitos, se dan reglas de diseño que limitan el tamaño de estructuras metálicas. Otro ejemplo de aliviar PID incluye el uso de diodos protectores, que podrían derivar la corriente de carga por plasma lejos de circuitos sensibles [13]. La introducción de Generación de Vapor In-Situ (ISSG) de óxido de compuerta reportó mejorar su tolerancia al daño por plasma [14]. Además, recortar la cámara y modificar el proceso de deposición PECVD-Ti también se encontró que alivian el daño inducido por plasma [15]. La mayoría de estos métodos sin embargo resultan en limitaciones indeseables en la flexibilidad de diseño de circuitos o compensaciones de procesamiento.

Convencionalmente, patrones de prueba en oblea se han usado para monitorear los niveles de daño inducido por plasma (PID) [16]. El parámetro más común y ampliamente usado para monitorear PID en oblea es la característica de tiempo hasta ruptura (TDDB) de compuertas de transistores con grandes estructuras de antena. El daño latente en dieléctricos de compuerta puede revelarse midiendo la degradación de la capa dieléctrica de compuerta bajo pruebas de tensión de voltaje o corriente. Por tanto, estos patrones no pueden proporcionar retroalimentación en tiempo real sobre los procesos de plasma [17]. En nuestros trabajos previos, se demostró un detector de efecto de carga inducida por plasma en oblea en tecnologías FinFET avanzadas. El detector PID usa una estructura de acoplamiento capacitivo para inducir una respuesta en la compuerta flotante [18,19,20]. Por tanto, no hay daño en la capa dieléctrica de compuerta como ocurre en un detector PID convencional. En estos nuevos detectores, se mide el desplazamiento de curvas I-V para averiguar tanto la intensidad, duración como polaridad de cargas en la compuerta de antena. Se encuentra que estos detectores pueden estar sujetos a efecto de saturación ya que la intensidad de plasma en ciertos sitios de registro excede niveles críticos. Para extender el rango dinámico del detector PID, se han investigado nuevos diseños de compuerta de antena en este trabajo, donde se demuestra exitosamente el ensanchamiento de los rangos de detección.

Métodos

El esquema 3D del detector de daño inducido por plasma (PID) con un capacitor parasitario conectado al nodo de antena se muestra en la Fig. 1a. Diferenciándose de la estructura de monitoreo PID, este detector utiliza una ranura de contacto larga para acoplar el voltaje de antena en la compuerta flotante. La fotografía TEM transversal se muestra en la Fig. 1b. Como se muestra en la figura, las ranuras de contacto que recolectan cargas están acopladas capacitivamente a la compuerta flotante.

La Figura 2 compara las distribuciones de voltaje de umbral registradas desde estos detectores a través de una oblea de 12 pulgadas. El desplazamiento negativo del voltaje de umbral indica que cargas negativas fueron recolectadas en la antena, atrayendo cargas positivas a la compuerta flotante, resultando en desplazamientos negativos de voltaje de umbral. Se encuentra que a medida que el área de antena aumenta, la capacitancia total creciente conduce a la reducción de los voltajes de antena generales, por tanto, menor el desplazamiento en V_t.

Aquí, en la Fig. 3a, se describe el diagrama de flujo explicando los principios básicos de operación del detector PID. A medida que la carga de plasma (Q_Ant) se recolecta en la antena, el potencial de la compuerta de antena, V_Ant, varía. V_Ant se acopla entonces a la compuerta flotante (FG), promoviendo el tunelado de electrones ya sea hacia o desde FG. Después de procesos de plasma, V_t de estos detectores puede volverse más negativo o más positivo basado en la polaridad de Q_Ant. V_t puede calcularse por el modelo de corriente de tunelado FN con los parámetros listados en la Fig. 3b.

La Figura 4 ilustra todas las capacitancias posibles en el detector PID basado en FG. De la Fig. 5, se encuentra que a medida que el área de antena aumenta, ΔV_t tiende a saturarse. A medida que V_Ant alcanza los niveles máximos, Q_Ant comienza a filtrarse cuando el nivel de voltaje es demasiado alto. Para evitar que el nivel de flujo de plasma exceda la limitación del detector, la capacitancia de antena se aumenta deliberadamente añadiendo capacitores de carga que podrían reducir la proporción de capacitancia de antena en la capacitancia total.

La Figura 6a muestra la estructura 2D del detector PID in-situ reportado previamente, y tres estructuras para realizar capacitores adicionales se presentan. Son capacitores MOM, que usan el área de superposición mayor de capas metálicas para aumentar la capacitancia total en la Fig. 6b, capacitores STI, que aumentan la capacitancia ajustando la longitud de la compuerta metálica en la Fig. 6c, y capacitores de pared lateral, que usan el área de superposición de compuerta metálica y contacto para formar capacitor adicional en la Fig. 6d.

Resultados experimentales y discusión

La Figura 7 compara la capacitancia total versus ratios de antena cuando se añaden diferentes tipos de capacitores de carga. La capacitancia total está dominada por la capacitancia de antena cuando el ratio de antena es mayor que 1 K.

Cuando la capacitancia de carga añadida se vuelve comparable a la capacitancia de antena, la capacitancia total podría entonces ser afectada por los capacitores de carga. Dado que la cantidad máxima de cargas recolectadas por la antena es fija; al aumentar la capacitancia total, ΔV se espera que disminuya, según ΔQ = CΔV. Así, la sensibilidad del rango de detección podría suprimirse, previniendo el efecto de saturación cuando el nivel de carga por plasma excede sus límites originales. Las características de corriente de drenaje para dispositivos de AR = 10 con diferentes capacitores STI se comparan en la Fig. 8. Cuando se añade un capacitor de carga mayor, el porcentaje de capacitancia de antena en la capacitancia total se reduce. Bajo el mismo flujo de carga de plasma, las cargas totales de plasma después de un período son proporcionales al área de antena. Por tanto, cuando la capacitancia general aumenta, V_Ant se espera que sea menor, permitiendo la detección de altos niveles de flujo de plasma. Como se muestra en la Fig. 8, desplazamientos menores se encuentran en las curvas I-V para las muestras con capacitores de carga adicionales.

Diagramas de caja de los voltajes de umbral medidos de muestras con AR = 1 K y diferentes tamaños de capacitores MOM, STI y de pared lateral se comparan en la Fig. 9. Cuando la capacitancia de carga aumenta, se observa menor desplazamiento de voltaje de umbral en promedio. En el diseño experimental, C_L por estructura STI es demasiado pequeña para mostrar impacto del nivel de carga. La comparación en la Fig. 10 sugirió que las tres formas de añadir capacitores de carga también pueden reducir efectivamente la respuesta promedio a la carga por plasma. El capacitor de carga adicional puede expandir exitosamente el rango de detección del detector PID, mientras la sensibilidad de los detectores se reduce. Para lograr detección de amplio rango del nivel de carga por plasma, una serie de detectores PID con diferentes niveles de C_L pueden diseñarse en un array 1-D para detectar niveles de carga por plasma en ambos extremos alto y bajo.

Conclusiones

Este estudio investiga un nuevo diseño de compuerta de antena para extender el rango de detección de niveles de carga inducida por plasma en detectores de monitoreo PID. Al añadir un capacitor de carga, el alto voltaje de compuerta de antena sujeto a fuga de carga puede prevenirse, permitiendo que un nivel más alto de carga sea registrado en los detectores PID. Este diseño novedoso ensancha efectivamente el rango de detección de niveles de carga por plasma en procesos CMOS BEOL avanzados.

Disponibilidad de datos y material

No Aplicable.

Abreviaturas

PID:

Daño inducido por plasma

V _t :

Voltaje de umbral

Q _Ant :

Cargas en la antena

V _Ant :

Voltaje de antena

MOM:

Metal-óxido-metal

AR:

Ratio de antena

C _L :

Capacitancia de carga

C _P :

Capacitancia parasitaria

C _Ant :

Capacitancia de antena