Circuitos de compuertas CMOS: diseño, operación y comparación con TTL

Hasta ahora, nuestro análisis de circuitos lógicos de transistores se ha limitado al paradigma de diseño TTL, donde se usan transistores bipolares, y la estrategia general de entradas flotantes equivalentes a «alto» (conectadas a V_cc) —y correspondientemente, la permisión de etapas de salida «colector abierto»— se mantiene. Sin embargo, esta no es la única forma de construir compuertas lógicas.

Transistores de efecto de campo

Los transistores de efecto de campo, particularmente la variedad de puerta aislada, pueden emplearse en diseño de compuertas. Al ser controlados por voltaje en lugar de corriente, los IGFET permiten circuitos más simples. Considera el inversor mostrado abajo, construido con IGFETs de canal P y N:

 

 

La etiqueta V_dd en la alimentación positiva sigue la misma convención que V_cc en TTL: denota el voltaje constante aplicado al dren de un transistor de efecto de campo, referenciado a tierra.

 

Operación de compuerta con IGFETs de modo realce

Entrada baja

Conecta el circuito a una fuente de alimentación e interruptor de entrada y observa su comportamiento. Nota que estos IGFETs son tipo E (modo realce) y por tanto normalmente apagados.

Se encienden solo cuando el voltaje puerta-dren (o puerta-sustrato) tiene la polaridad correcta.

 

 

El transistor superior es de canal P. Cuando su sustrato es más positivo que la puerta (puerta negativa respecto al sustrato), el canal se realza y fluye corriente entre fuente y dren. En la ilustración, el transistor superior está encendido, mientras que el inferior de canal N está apagado (voltaje puerta-sustrato cero).

Consecuentemente, la salida se conecta firmemente a V_dd y tiene resistencia muy alta a tierra, produciendo un «alto» lógico (1) cuando la entrada es «baja» (0).

Entrada alta

Cambia el interruptor de entrada al estado opuesto:

 

 

Ahora el transistor inferior de canal N satura, mientras que el superior de canal P permanece apagado. La salida se vuelve «baja» (0). El circuito funciona como inversor (compuerta NOT).

Semiconductores de óxido metálico complementarios (CMOS)

Usar MOSFETs en lugar de transistores bipolares simplifica enormemente el diseño del inversor. La salida nunca flota —gracias a la configuración «tótem» natural que puede tanto suministrar como hundir corriente de carga.

La elegancia de esta compuerta proviene del uso complementario de IGFETs de canal P y N. Estos circuitos se clasifican como CMOS (Complementary Metal-Oxide-Semiconductor).

Desafíos y soluciones en compuertas CMOS

A diferencia de TTL, las compuertas CMOS son susceptibles a altos voltajes de electricidad estática y pueden ser conducidas inadvertidamente a un estado lógico si se dejan flotantes. Por tanto, las entradas flotantes deben evitarse siempre.

Problemas de entrada flotante

Considera un interruptor de un solo tiro que conecta una entrada a V_dd o tierra en un estado, pero la deja flotante en el otro:

 

 

De igual modo, una salida colector abierto TTL (que flota en alto) puede dejar una entrada CMOS indefinida:

 

 

Resistores pull-up y pull-down

Para estabilizar entradas flotantes, se conecta un resistor a V_dd (pull-up) o a tierra (pull-down). Un valor típico es 10 kΩ, aunque la resistencia exacta no es crítica.

Ejemplo pull-up:

 

 

Ejemplo pull-down:

 

 

Al interconectar una salida colector abierto TTL a una entrada CMOS, se requiere un resistor pull-up para definir el estado alto:

 

 

Para compuertas CMOS de múltiples entradas, cada entrada requiere su propio resistor pull-up o pull-down.

 

 

Diseño de compuertas CMOS de múltiples entradas

Compuerta NAND CMOS

A continuación, un esquemático típico de NAND CMOS:

 

 

Los transistores Q₁ y Q₃ forman un par serie P-/N-canal controlado por entrada A, mientras Q₂ y Q₄ forman par similar para entrada B. Los transistores superiores suministran corriente desde V_dd, los inferiores hunden a tierra. La salida es alta a menos que ambos transistores inferiores conduzcan simultáneamente, es decir, solo cuando ambas entradas son altas.

Ilustraciones de tabla de verdad

A continuación, representaciones visuales del comportamiento de la NAND para las cuatro combinaciones de entrada:

 

 

 

 

 

Compuerta AND CMOS

Una compuerta AND puede obtenerse insertando una etapa inversora en la salida de una NAND:

 

 

Compuerta NOR CMOS

Similar a la NAND, una NOR usa cuatro MOSFETs pero los dispone diferente: dos transistores de suministro en serie y dos de hundido en paralelo. La salida va alta solo cuando ambas entradas son bajas.

 

 

Compuerta OR CMOS

Añadiendo un inversor a la salida de una NOR, se logra función OR.

 

 

TTL vs CMOS: ventajas y desventajas

Tanto TTL como CMOS pueden implementar cualquier función lógica, pero difieren significativamente en aspectos clave:

• Consumo de potencia: CMOS consume corriente estática prácticamente nula, mientras TTL consume corriente de polarización constante. Sin embargo, la potencia CMOS aumenta con la frecuencia de conmutación; la de TTL permanece relativamente constante.
• Fan-out: Las entradas CMOS consumen corriente mínima, permitiendo que una sola compuerta impulse muchas otras. El fan-out de TTL está limitado por entradas controladas por corriente.
• Rango de voltaje de alimentación: TTL opera típicamente a 4,75–5,25 V. CMOS abarca cómodamente 3–15 V, debido a sus MOSFETs controlados por voltaje.
• Velocidad: TTL generalmente supera a CMOS porque la capacitancia de entrada MOSFET introduce constantes de tiempo RC mayores, retardando flancos de subida/bajada.

Mejorando la velocidad CMOS: compuertas serie B

Para mitigar la respuesta más lenta de CMOS, se pueden añadir buffers de salida (dos inversores en cascada), aumentando la ganancia de voltaje y acelerando transiciones. Aunque lógicamente redundantes, las etapas adicionales mejoran el rendimiento amplificando los swings de señal.

 

Repaso

• Las compuertas lógicas CMOS usan MOSFETs en lugar de transistores bipolares.
• Las entradas son sensibles a electricidad estática y no deben flotar.
• Resistores pull-up/pull-down resuelven problemas de entrada flotante.
• CMOS consume menos potencia que TTL, pero la potencia sube con la frecuencia.
• Las entradas CMOS consumen mucha menos corriente, permitiendo mayor fan-out.
• CMOS opera en rango de alimentación más amplio (3–15 V) frente a TTL (4,75–5,25 V).
• CMOS tiene frecuencia máxima menor debido a capacitancia de entrada.
• Las compuertas serie B usan salidas bufferizadas para mejorar velocidad.

Hojas de trabajo relacionadas

• Hoja de trabajo de transistores de efecto de campo de puerta aislada
• Hoja de trabajo de compuertas lógicas CMOS