Transistores de efecto de campo InSe sub-10 nm habilitados por contactos óhmicos de indio en sándwich: un estudio teórico

Resumen

El seleniuro de indio bidimensional (InSe) ha surgido como material de canal prometedor para futuros nodos CMOS, ofreciendo movilidades de portadores alrededor de 2 000 cm²/V·s y ratios encendido/apagado superiores a 10⁸ en dispositivos experimentales. Trabajos teóricos han predicho que transistores de efecto de campo (FET) de InSe pueden mantener alto rendimiento hasta longitudes de compuerta sub-10 nm en límite balístico, sin embargo, lograr contactos óhmicos de baja resistencia sigue siendo el principal cuello de botella. Aquí introducimos una novedosa arquitectura de contacto de indio en sándwich —indio/InSe/indio— que simultáneamente elimina la barrera de tunelamiento, suprime la barrera de Schottky y proporciona dopaje tipo-n efectivo. Cálculos de primeros principios muestran que la resistencia de contacto cae a 0.032 ± 0.002 Ω·mm, reducción de más del 50 % relativa a contactos superiores convencionales. Simulaciones de dispositivos para longitudes de compuerta de 7, 5 y 3 nm demuestran que los contactos en sándwich aumentan la corriente de impulso en 69.4 %, 50 % y 49 % respectivamente, mientras reducen el retardo intrínseco en 20.4 %, 16.7 % y 18.9 %. Referencias de producto energía-retardo (EDP) revelan que FETs InSe con contactos en sándwich superan dispositivos MoS₂ y cumplen especificaciones del International Technology Roadmap for Semiconductors (ITRS) 2024, aproximándose al límite superior de FETs de fósforo negro ideal. Estos hallazgos establecen la estructura en sándwich como ruta convincente hacia transistores InSe de alto rendimiento en la próxima generación de tecnología lógica.

Introducción

Los semiconductores bidimensionales (2D) atraen intenso interés para dispositivos CMOS de próxima generación debido a su cuerpo atómicamente delgado, excelente control electrostático y movilidades de portadores superiores a contrapartes masivas. Además de grafeno, la familia de materiales 2D —incluyendo dicalcogenuros de metales de transición (TMD), fósforo negro (BP) y seleniuro de indio (InSe)— ofrecen bandas prohibidas que permiten altos ratios encendido/apagado en transistores de efecto de campo (FET). FETs basados en TMD exhiben ratios encendido/apagado tan altos como 10⁸ gracias a su masa efectiva pesada, mientras dispositivos BP se benefician de movilidades cercanas a 1 000 cm²/V·s y anisotropía pronunciada. InSe ha demostrado recientemente alcanzar movilidades hasta 2 000 cm²/V·s a temperatura ambiente y ratios encendido/apagado arriba de 10⁸, haciéndolo fuerte candidato para escalado sub-10 nm. Sin embargo, realizar el potencial teórico de FETs InSe se ve obstaculizado por la falta de métodos de dopaje confiables y contactos óhmicos de alta calidad. La mayoría de dispositivos basados en 2D operan como FETs de barrera de Schottky (SBFET), donde la interfaz metal/semiconductor impone resistencia de contacto significativa y limita densidad de corriente. Lograr contactos fuertemente dopados de baja resistencia es, por tanto, un desafío central para transistores 2D de alto rendimiento. Para abordar este cuello de botella, proponemos una novedosa geometría de contacto óhmico en sándwich que emplea electrodos de indio en ambos lados del canal InSe. Estudios experimentales y teóricos recientes han identificado al indio como metal prometedor para InSe, proporcionando buena alineación de bandas y fuerte solapamiento orbital. En este trabajo, evaluamos sistemáticamente la estructura electrónica y resistencia de contacto del diseño en sándwich usando cálculos de primeros principios, y comparamos el rendimiento resultante del transistor (longitudes de compuerta 7, 5 y 3 nm) contra especificaciones ITRS 2013/IRDS 2024 y otros FETs 2D de vanguardia.

Métodos

Todas las estructuras atómicas se optimizaron con el Vienna Ab‑Initio Simulation Package (VASP) usando corte de onda plana de 335 eV. La constante de red InSe convergió a 4.029 Å, en excelente acuerdo con experimento. Parámetros de metal indio se tomaron del CRC Handbook. La interfaz inicial indio/InSe se construyó usando láminas 4×1×1 InSe y 5×2×1 indio (001), resultando en deformación promedio de 1.32 %. Ambas geometrías contactadas superior y en sándwich se relajaron con funcional optB88 van der Waals, logrando fuerzas bajo 0.02 eV/Å. El área de contacto para cálculos de dos puntas fue 16.19 Å × 6.41 Å. Para extraer resistencia de contacto, empleamos modelo de dos puntas en el cual el canal InSe bajo el contacto fue fuertemente dopado (1×10¹⁴ e/cm²) para suprimir resistencia serie extrínseca. Las características corriente-voltaje se calcularon usando formalismo Landauer–Büttiker. Simulaciones de dispositivos se realizaron con formalismo de Función de Green No-Equilibrio (NEGF) en QuantumATK. El canal, fuente y drenaje se construyeron a lo largo de dirección de transporte, con solape de compuerta de 1 nm para dispositivo de longitud de compuerta 3 nm para mitigar tunelamiento banda-a-banda. Se usó conjunto de base doble-zeta polarizado y corte de energía 90 Rydberg, y la zona de Brillouin se muestreó con malla k-punto 8/Å⁻¹ × 11/Å⁻¹ × 180/Å⁻¹. Todos los cálculos fueron totalmente autoconsistentes.

Vista superior de celdas unitarias para InSe (a) e indio (b).

Estructuras atómicas de contactos superior (a) y en sándwich (b) usadas en cálculo de resistencia de contacto de dos puntas. Las coordenadas indican posiciones fuera de plano.

Geometrías de dispositivo para FETs InSe con contactos en sándwich (a) y superior (b). Todos los nodos siguen nomenclatura ITRS/IRDS. Parámetros de dispositivo listados en Tabla 1.

El retardo intrínseco (τ) se calculó como τ = (Q_ON − Q_OFF)/I_ON, con Q_ON y Q_OFF extraídos de características capacitancia-voltaje a |V_DS| = 0.68 V (2019 nm), 0.64 V (2021 nm), y 0.64 V (2024 nm). El producto potencia-retardo (PDP) se definió como PDP = (Q_ON − Q_OFF) V_DS.

Resultados y Discusión

Tres factores clave determinan la calidad de contactos óhmicos en materiales 2D: la barrera de tunelamiento, la altura de barrera de Schottky (SB), y el solapamiento orbital interfacial. La Figura 4a muestra que el contacto en sándwich reduce la barrera de tunelamiento efectiva de 5.48 eV (contacto superior) a 2.38 eV —reducción del 56.6 %— mientras también acorta el hueco van der Waals en 0.66 Å. El solapamiento orbital mejorado es evidente en la densidad de carga promediada en plano (Fig. 4b), donde la estructura en sándwich entrega mayor densidad electrónica en la interfaz. Análisis de población Mulliken rinde nivel de dopaje tipo-n de 1.6 × 10¹³ e/cm² para el contacto en sándwich, casi 2.8 veces el del contacto superior, acercándose a niveles de dopaje pesado usados en simulaciones de FETs de tunelamiento 2D. Gráficos de densidad de estados (DOS) (Fig. 4c) revelan que la interacción indio-InSe metaliza la banda prohibida de InSe en ambos esquemas de contacto, pero el contacto en sándwich logra mayor densidad de estados de banda prohibida inducidos por metal. Consecuentemente, el anclaje del nivel de Fermi yace 0.07 eV (contacto superior) y 0.27 eV (contacto en sándwich) arriba del mínimo de banda de conducción, eliminando efectivamente la SB. La resistencia de contacto extraída de simulaciones de dos puntas (Fig. 4d) muestra característica I–V lineal para ambos tipos de contacto, confirmando comportamiento óhmico. El diseño en sándwich rinde resistencia de 0.032 ± 0.002 Ω·mm —más del 50 % menor que el contacto superior— destacando la ventaja de duplicar el área de contacto. Métricas de rendimiento de dispositivo se presentan en Figura 5. El swing subumbral (SS) permanece bajo 100 mV/dec para todos los nodos, con dispositivo 2019 nm logrando 61.8 mV/dec (contacto superior) y 64.4 mV/dec (contacto en sándwich). Los contactos en sándwich aumentan la corriente de drenaje (I_DS) en 69.4 % (2019 nm), 50 % (2021 nm) y 49 % (2024 nm) comparado con sus contrapartes de contacto superior. La corriente de estado encendido (I_ON) supera el requerimiento ITRS alto rendimiento (HP) en todos los nodos, con ganancias adicionales de 38.2 % (2019 nm), 27.3 % (2021 nm) y 20.5 % (2024 nm) para dispositivos en sándwich. El retardo intrínseco (τ) se grafica contra ratio encendido/apagado en Figura 6. Todos los dispositivos exhiben τ < 0.15 ps, bien bajo el objetivo ITRS 2013 de 0.44–0.46 ps. Los contactos en sándwich reducen τ en 20.4 % (2019 nm), 16.7 % (2021 nm) y 18.9 % (2024 nm) en altos ratios encendido/apagado. Estas mejoras se traducen en velocidades de conmutación más rápidas sin sacrificar impulso de corriente. Finalmente, el producto energía-retardo (EDP) se compara en Figura 7 contra otros FETs 2D que cumplen validación experimental. Todos los dispositivos InSe con contactos en sándwich caen bajo el requerimiento EDP ITRS 2024, superando FETs MoS₂ y aproximándose al techo de rendimiento de FETs BP. El mejor EDP ocurre para dispositivo de compuerta 3 nm (nodo 2024 nm), subrayando la ventaja de escalabilidad de la arquitectura en sándwich. Colectivamente, estos resultados demuestran que el contacto óhmico de indio en sándwich no solo mitiga los obstáculos clave para transistores InSe de alto rendimiento —barrera de tunelamiento, SB y dopaje— sino que también entrega métricas de dispositivo que superan objetivos de hoja de ruta industrial y rivalizan con los mejores FETs 2D.

Figuras clave para análisis de contacto: (a) potencial efectivo, (b) densidad de carga promediada en plano y nivel de dopaje, (c) densidad de estados, (d) características I–V de dos puntas para contactos superior (rojo) y en sándwich (azul).

Curvas de transferencia de FETs InSe a nodos 2019 (a), 2021 (b) y 2024 (c) nm, y comparación de I_ON contra requerimiento ITRS HP (d).

Retardo intrínseco en función de ratio encendido/apagado a nodos 2019 (a), 2021 (b) y 2024 (c) nm, y comparación con requerimiento ITRS HP (d).

Producto energía-retardo (EDP) versus retardo intrínseco para FETs InSe y FETs 2D seleccionados. Líneas grises discontinuas indican objetivos EDP ITRS 2024.

Conclusiones

Hemos introducido un contacto óhmico de indio en sándwich para FETs InSe que efectivamente elimina la barrera de tunelamiento, remueve la barrera de Schottky e induce dopaje tipo-n sustancial. La resistencia de contacto se reduce a 0.032 ± 0.002 Ω·mm, mejora > 50 % sobre contactos superiores convencionales. Simulaciones de dispositivos a longitudes de compuerta 7, 5 y 3 nm demuestran ganancias universales de rendimiento: corriente de estado encendido aumenta 20.5–38.2 % y retardo intrínseco disminuye 16.7–20.4 % relativo a referencias ITRS HP. Análisis de producto energía-retardo muestra que dispositivos en sándwich superan FETs MoS₂ y cumplen requerimientos ITRS 2024, aproximándose al límite teórico de FETs BP. Estos resultados establecen la arquitectura en sándwich como vía viable hacia transistores InSe de alto rendimiento para tecnología CMOS de próxima generación.