Bi-capa Ta₂O₅/TaOₓ mediante recocido a baja temperatura mejora fiabilidad CBRAM

Resumen

Las arquitecturas bi-capa se emplean rutinariamente para mejorar la fiabilidad de memoria de acceso aleatorio de puente conductivo (CBRAM). Aquí presentamos un método rentable y compatible CMOS que genera una bi-capa Ta₂O₅/TaOₓ a través de recocido a baja temperatura. La sobrecapa TaOₓ sirve como resistor externo que limita la corriente de set, permitiendo auto-conformidad y eliminando el sobrepaso que ensancha las distribuciones de estado de alta resistencia (HRS) y estado de baja resistencia (LRS). Consecuentemente, la retención LRS mejora marcadamente gracias al recocido de defectos dentro de la película de conmutación. Este enfoque ofrece una ruta directa para reforzar la fiabilidad CBRAM.

Introducción

La memoria de conmutación resistiva de puente conductivo (CBRAM) es una prometedora tecnología de memoria no volátil de próxima generación, valorada por su excepcional escalabilidad, complejidad estructural mínima, compatibilidad con integración 3D y velocidades de conmutación rápidas [1-3]. A pesar de estas ventajas, problemas de fiabilidad —particularmente retención de datos y resistencia— permanecen como principales obstáculos para despliegue comercial. La ingeniería de estructura ha surgido como la estrategia más efectiva para mitigar estos desafíos [4-7]. Por ejemplo, Zhao et al. introdujeron una intercapa de grafeno nano-poroso que confina inyección de cationes y mejora marcadamente rendimiento del dispositivo [8], aunque su complejidad de fabricación dificulta integración CMOS. Gong et al. demostraron una capa interfacial CuSiN auto-alineada compatible CMOS que mejora retención de estado de baja resistencia (LRS) [9]. Similarmente, Cao et al. emplearon barrera TiN para suprimir sobrecrecimiento de filamento y eliminar comportamiento SET-negativo [10]. Si bien estos diseños bi-capa mejoran fiabilidad con éxito, a menudo implican flujos de proceso complejos o velocidad de programación reducida.

Aquí presentamos una técnica de recocido a baja temperatura compatible CMOS que espontáneamente forma una bi-capa Ta₂O₅/TaOₓ. La estructura resultante no solo mejora fiabilidad sino que también preserva velocidad de programación evitando paso de forming separado. Mostramos que la capa TaOₓ actúa como resistor en serie que fuerza auto-conformidad durante operaciones set, suprimiendo sobrecrecimiento de filamento y estabilizando distribuciones HRS/LRS.

Métodos

La fabricación de dispositivos comenzó con un tapón de tungsteno (W) de 1 µm de diámetro sirviendo como electrodo inferior (BE) después de pulido químico-mecánico. Una película de 5 nm de Ta se depositó via sputtering DC magnetrón y subsecuentemente se oxidó en cámara de deposición química de vapor mejorada por plasma (PECVD) a 350 °C por 300 s en O₂, produciendo Ta₂O₅. Un electrodo superior (TE) de cobre (Cu) de 40 nm se depositó por sputtering y patrón por litografía. La definición de celda se logró por grabado iónico reactivo en mezcla SF₆/C₃F₈ usando TE como máscara dura, seguido de aislamiento BE usando pad Al. Finalmente, se aplicó recocido a baja temperatura compatible CMOS a 400 °C por 30 min a toda la pila, induciendo formación de la sobrecapa TaOₓ. Dimensiones del dispositivo dictadas por área BE de 1 µm². Para comparación, una referencia sin recocido también se fabricó. La caracterización eléctrica empleó analizador de parámetros semiconductores Keithley 4200-SCS, con voltaje aplicado al TE Cu mientras BE W estaba conectado a tierra.

Resultados y Discusión

Espectroscopía fotoelectrónica de rayos X (XPS) se usó para examinar estados químicos de Ta y O en películas Ta₂O₅ antes y después del recocido. Los espectros de superficie revelaron un doblete característico 4f de Ta₂O₅ (energías de enlace 26,70 eV y 28,60 eV) indicando presencia de Ta totalmente oxidado (Fig. 1a). Perfilado en profundidad mostró que, debajo de la superficie, picos de Ta metálico (22,33 eV y 23,96 eV) aparecieron en muestra sin recocer, confirmando oxidación incompleta. Después del recocido, los espectros mostraron coexistencia de estados Ta₂O₅ y Ta⁴⁺ hasta ~4 nm de profundidad, con reducción gradual del componente Ta⁵⁺ y señal O uniforme a lo largo de la película (Fig. 1d-f). Estos resultados demuestran que el recocido transforma oxígeno adsorbido en oxígeno de red, formando una sobrecapa ~3,5 nm TaOₓ sobre los 4 nm de Ta₂O₅.

La Figura 2a,b compara características I-V de dispositivos Cu/Ta₂O₅/W con y sin recocido bajo barrido DC. Ambos dispositivos comienzan en estado de alta resistencia (Rinitial ≈ 10⁹ Ω y 10¹⁰ Ω, respectivamente), con dispositivo recocido exhibiendo Rinitial más alto debido a óxido más grueso. Importante, la celda recocida no requiere paso de forming separado. En dispositivo sin recocer, LRS se alcanza abruptamente en voltaje crítico, acompañado de sobrepaso que produce corriente RESET mucho superior al límite de conformidad. Esta inestabilidad se manifiesta como ventana HRS/LRS altamente variable (~ 20× sobre 200 ciclos, Fig. 3b). Por el contrario, la celda recocida muestra aumento gradual de corriente que se clampa naturalmente en corriente de conformidad, eliminando sobrepaso y logrando ventana de memoria estable ~ 10⁴× a través de ciclos (Fig. 2b).

La ausencia de sobrepaso en dispositivo recocido es further evidenciada por la estrecha distribución IRESET y su alineación con valores ISET (Fig. 3a). Uniformidad dispositivo-a-dispositivo se cuantificó midiendo RON y ROFF en 20 celdas. Dispositivos recocidos exhibieron valores RON entre 10⁴ Ω y 10⁵ Ω, mientras dispositivos sin recocer abarcaron 10² Ω a 10⁵ Ω, reflejando resistencia en serie contribuida por TaOₓ. La desviación estándar de ROFF cayó de 4,84 a 1,39, subrayando la uniformidad mejorada.

Ciclado bajo condiciones DC reveló que dispositivo sin recocer pierde su ratio HRS/LRS después de ~ 10⁴ ciclos, con errores suaves ocasionales (Fig. 4a). En marcado contraste, dispositivo recocido mantiene robusto ratio ~ 10⁴ sobre 10⁶ ciclos (Fig. 4b). Pruebas de resistencia en modo pulso, optimizadas para 3 V/100 ns (SET), -2 V/200 ns (RESET), y 0,1 V/50 ns (READ), confirman superior durabilidad de la estructura recocida (Fig. 4c,d). La resistencia mejorada se atribuye a la supresión por capa TaOₓ de sobrecrecimiento de filamento en electrodo contrario, que de otro modo dificulta RESET e induce comportamiento SET-negativo.

Pruebas de retención a 150 °C demuestran que dispositivos sin recocer fallan dentro de 10⁴ s, mientras celdas recocidas retienen tanto HRS como LRS sobre toda la ventana de medición (Fig. 5a,b). Un análisis Arrhenius extrapola vida a 85 °C de ≈ 10 años para dispositivos recocidos, consistente con rendimiento CBRAM state-of-the-art [17,18]. La retención mejorada se atribuye a recocido de defectos que ralentiza difusión de iones Cu.

La Figura 6 ilustra el mecanismo de conmutación. En pila sin recocer (Cu/Ta₂O₅/Ta/W), iones Cu migran a través de Ta₂O₅, formando filamento conductivo que sobrecrece en electrodo contrario durante SET. Durante RESET, iones Cu⁺ residuales derivan de vuelta, dejando punta de filamento parcial y reduciendo variabilidad HRS. En pila recocida (Cu/Ta₂O₅/TaOₓ/W), la capa TaOₓ de alta resistencia presenta barrera de difusión (difusividad Cu ≈ 4,9 × 10⁻²⁰ cm² s⁻¹ vs 1,0 × 10⁻⁶ cm² s⁻¹ en Ta), limitando efectivamente crecimiento de filamento y produciendo RESET más estable.

Conclusiones

Integrando una sobrecapa TaOₓ via recocido a baja temperatura, fabricamos CBRAM bi-capa Ta₂O₅/TaOₓ que exhibe auto-conformidad, superior uniformidad HRS/LRS, y marcadamente mejorada resistencia y retención. Este enfoque simple y compatible CMOS ofrece ruta rentable para satisfacer demandas de fiabilidad de memoria no volátil de próxima generación.

Abreviaturas

CBRAM:

Memoria de acceso aleatorio de puente conductivo

HRS:

Estados de alta resistencia

LRS:

Estados de baja resistencia

NVM:

Memoria no volátil

PECVD:

Deposición química de vapor mejorada por plasma

TE:

Electrodo superior