Optimización de TFTs a-IGZO para pantallas de gran área con proceso de capa nano de parada de grabado limpio

Resumen

El óxido de indio-galio-zinc amorfo (a-IGZO) se ha convertido en un material clave para backplanes LCD de próxima generación, sin embargo su integración en pantallas producidas en masa está limitada por sensibilidad química durante el grabado. Presentamos un proceso Clean Etch-Stopper (CL-ES) que introduce una capa de parada de grabado SiOₓ de ~100 nm y graba concurrentemente una película a-IGZO de 30 nm y los electrodos fuente-drenaje (S/D). Fabricados en vidrio de 8,5 generación 2200 mm × 2500 mm, la estructura CL-ES entrega una movilidad de saturación de 8,05 cm²/V·s y una uniformidad de voltaje umbral (V_th) de 0,72 V, superando el diseño convencional back-channel-etched (BCE). Bajo estrés de ±30 V durante 3600 s, los desplazamientos de V_th de –0,51 V (NBTIS) y +1,94 V (PBTS) son marcadamente menores que los homólogos BCE (–3,88 V, +5,58 V). Estos resultados demuestran que los TFTs a-IGZO fabricados con CL-ES son altamente reproducibles, fiables y económicamente viables para fabricación LCD de gran área.

Antecedentes

La demanda de pantallas planas de mayor resolución y paneles más grandes impulsa la búsqueda de backplanes semiconductores con movilidad electrónica superior. Los semiconductores de óxido metálico, particularmente a-IGZO, ofrecen movilidades de 5–10 cm²/V·s y corrientes de apagado por debajo de 10 pA, haciéndolos alternativas atractivas a TFTs de silicio [1–4]. Sin embargo, la débil resistencia química de a-IGZO a grabadores estándar usados en procesos BCE de cinco máscaras obstaculiza su adopción. Los grabadores basados en Al disuelven a-IGZO en segundos [11–13], e incluso los grabadores basados en H₂O₂ para cableado Cu, más suaves, aún dañan el canal, llevando a desequilibrio estequiométrico, reducción de uniformidad y compromiso de fiabilidad del dispositivo [14–18]. Las soluciones existentes de parada de grabado (ES) de seis máscaras mitigan la contaminación pero aumentan el conteo de máscaras, capacitancia parásita y reducen ratios de área abierta [16–18]. Recientes técnicas de cinco máscaras half-tone y lift-off permanecen inaccesibles para a-IGZO debido a la exposición de la capa activa a químicos de stripping y fotorresist, degradando aún más el rendimiento [19–21]. Por tanto, un proceso rentable y eficiente en máscaras que preserve la interfaz a-IGZO es esencial para la escalabilidad industrial.

El enfoque CL-ES satisface estos requisitos integrando una ESL en el flujo de trabajo BCE estándar de cinco máscaras. La ESL se deposita tras la capa a-IGZO y antes del patrón S/D, formando una nanomáscara protectora que protege el canal de grabadores, fotorresist y solventes. Esta estrategia no solo protege la interfaz a-IGZO sino que también permite el grabado simultáneo de la película a-IGZO y la metalización S/D, reduciendo errores de superposición y capacitancia parásita. El resultado es un backplane que retiene el rendimiento de BCE mientras entrega los beneficios de limpieza y rendimiento de un diseño de parada de grabado.

Métodos/Experimental

Fabricación de Backplane TFT Basado en a-IGZO

El proceso CL-ES se ilustra en la Fig. 1. Un electrodo de puerta de doble capa Mo/Cu (30 nm/250 nm) se deposita primero para asegurar baja resistividad. La pila de aislante de puerta—Si₃N₄ (300 nm) seguido de SiO₂ (100 nm)—se crece por CVD mejorado por plasma (PECVD) para bloquear oxidación de Cu y prevenir difusión iónica. Una película a-IGZO de 30 nm (In₂O₃:Ga₂O₃:ZnO = 1:1:1) se pulveriza a temperatura ambiente y se recocina a 330 °C en aire seco durante 1 h para lograr el rango de movilidad objetivo [6–10]. Una capa de parada de grabado SiO₂ (~100 nm) se deposita luego por PECVD bajo idénticas condiciones de potencia y presión, asegurando una interfaz íntima con la película a-IGZO. El grabado en seco (CF₄/O₂, 2000/800 sccm) patterna la ESL, exponiendo solo la región de canal deseada. Debido a que el a-IGZO es bombardeado por plasma CF₄ durante el patrón ESL, se vuelve conductor, formando un contacto óhmico intrínseco con la pila S/D Mo/Cu/Mo (30 nm/300 nm/30 nm) pulverizada bajo las mismas condiciones. Un grabador selectivo H₂O₂-fluoruro elimina el exceso de metal sin dañar la ESL o a-IGZO. La pila de pasivación consiste en una capa SiO₂ de 250 nm seguida de una capa Si₃N₄ de 200 nm, ambas depositadas por PECVD. Finalmente, un electrodo de píxel de óxido de indio-estaño (ITO) de 40 nm se pulveriza, y el dispositivo se recocina a 230 °C durante 1 h en aire seco. El proceso completo usa cinco máscaras, idéntico al flujo de trabajo BCE convencional, asegurando compatibilidad con fabs AM-LCD existentes. Para comparación, un backplane TFT a-IGZO estructurado BCE se fabricó siguiendo la receta estándar BCE de cinco máscaras, con un canal a-IGZO de 70 nm para compensar la pérdida por grabado.

Caracterización

Las mediciones eléctricas se realizaron a temperatura ambiente con un probador paramétrico Keysight 4082A. El estrés de sesgo negativo temperatura iluminación (NBTIS) se aplicó a V_GS = –30 V, V_DS = 15 V, 60 °C, y 5000 cd/m² iluminación durante 3600 s [23]. El estrés de sesgo positivo temperatura (PBTS) usó V_GS = 30 V, V_DS = 15 V, 60 °C por la misma duración [24]. Todas las mediciones se tomaron en 42 puntos aleatorios en el sustrato de 8,5 generación para evaluar uniformidad.

Resultados y Discusión

La Figura 2 destaca el flujo de fabricación CL-ES, donde la nanomáscara ESL protege el canal a-IGZO de la exposición a grabadores mientras permite el grabado simultáneo S/D, reduciendo así pasos de superposición y capacitancia parásita. Imágenes SEM (Fig. 3) confirman la presencia de ESL entre la película a-IGZO y los electrodos S/D en dispositivos CL-ES, mientras que dispositivos BCE muestran el canal a-IGZO directamente bajo la capa de pasivación.

Las comparaciones de rendimiento eléctrico (Fig. 4) muestran que los TFTs CL-ES logran V_th de –0,8 V, SS de 0,18 V/dec, y movilidad de 8,05 cm²/V·s, superando a TFTs BCE (V_th = +0,5 V, SS = 0,77 V/dec, movilidad = 6,03 cm²/V·s). La longitud de canal CL-ES (~10 µm) está efectivamente determinada por el patrón ESL en lugar del espaciado de electrodos, explicando la corriente on ligeramente menor comparada con el canal BCE de 5 µm.

Las métricas de uniformidad en 42 puntos de medición (Fig. 5) revelan una dispersión de V_th de 0,72 V para CL-ES versus 2,14 V para BCE, subrayando el papel de ESL en mitigar contaminación química y densidad de trampas de portadores en la interfaz a-IGZO/aislante.

Las pruebas de fiabilidad demuestran aún más la ventaja CL-ES. Bajo NBTIS, se observan desplazamientos de V_th de –0,51 V (CL-ES) y –3,88 V (BCE), con variación insignificante de SS (<0,1 V/dec) para CL-ES. Resultados PBTS muestran desplazamientos de V_th de +1,94 V (CL-ES) y +5,58 V (BCE), y ratios de corriente on residual de 88,2 % versus 41,3 %, respectivamente. Estos hallazgos confirman que la ESL preserva la integridad de la interfaz y reduce la formación de trampas bajo condiciones de estrés.

En general, el proceso CL-ES entrega uniformidad, movilidad y tolerancia al estrés superiores mientras mantiene el conteo de máscaras y área de dispositivo de BCE. Esta combinación de rendimiento y fabricabilidad posiciona CL-ES como una solución práctica para backplanes LCD de próxima generación de gran área.

Conclusiones

El proceso Clean Etch-Stopper (CL-ES) integra exitosamente una ESL de SiO₂ de 100 nm en un flujo de trabajo TFT a-IGZO de cinco máscaras, preservando el rendimiento de BCE mientras elimina la exposición química del canal. Los backplanes resultantes exhiben una distribución de V_th de 0,72 V, movilidad de 8,05 cm²/V·s, y SS de 0,18 V/dec a través de un sustrato 2200 mm × 2500 mm. Las pruebas de fiabilidad muestran desplazamientos de V_th de –0,51 V (NBTIS) y +1,94 V (PBTS) tras 3600 s, con deriva mínima de SS, confirmando estabilidad mejorada. Al superar el cuello de botella de resistencia química, la técnica CL-ES allana el camino para producción LCD de alta resolución, paneles grandes y económicamente viable.

Abreviaturas

a-IGZO:

Óxido de indio-galio-zinc amorfo

AM-LCD:

Pantalla de cristal líquido de matriz activa

BCE:

Back-channel etch (grabado de canal posterior)

ESL:

Etch-stopper layer (capa de parada de grabado)

GOA:

Gate drive on array

NBTIS:

Negative bias temperature illumination stress (estrés de iluminación temperatura sesgo negativo)

PBTS:

Positive bias temperature stress (estrés de temperatura sesgo positivo)

SiNx:

Nitruro de silicio

SiOx:

Óxido de silicio

SS:

Subthreshold swing (balanceo subumbral)

TFT:

Transistor de película delgada

TN LCD:

Pantalla de cristal líquido nemático torcido