Modulador Electro-absortivo Plasmonico Insensible a Polarización usando Óxido de Indio-Estanio Epsilon-Cercano-a-Cero

Resumen

Moduladores plasmonicos de banda de telecom en chip totalmente compatibles CMOS son fundamentales para circuitos fotónicos integrados (PICs) de próxima generación. Diseños existentes típicamente responden solo a un modo transversal-magnético (TM), causando pérdida sustancial dependiente de polarización al integrarse con enlaces de fibra estándar que entregan luz polarizada aleatoriamente. Proponemos un modulador plasmonico que encierra una guía de onda de silicio con una pila óxido-metal/óxido de indio-estaño (ITO). Al polarizar eléctricamente el capacitor MOS, la acumulación de portadores en la interfaz ITO/óxido empuja el campo a un modo epsilon-cercano-a-cero (ENZ) —ya sea en la parte superior o laterales— dependiendo de la polarización de entrada. Este modo ENZ altamente localizado produce fuerte electro-absorción en estado "OFF", generando grandes ratios de extinción (ER) para polarizaciones vertical y horizontal. Ajustando cuidadosamente el espesor de óxido en las dos direcciones ortogonales alinea los valores ER, logrando ΔER tan bajo como 0.01 dB/µm mientras se mantienen eficiencias de acoplamiento sobre 74% a 1.55 µm. El dispositivo resultante ofrece modulación robusta e insensible a polarización, ideal para PICs acoplados a fibra que encuentran estados de polarización aleatorios.

Antecedentes

Los circuitos fotónicos integrados han experimentado avance rápido, impulsado por aplicaciones en comunicación óptica, sensado e imagen. Reducir huella de dispositivo y consumo de energía sigue siendo meta principal para interconexiones on-chip de alta velocidad futuras. Moduladores de guía de onda de silicio tradicionalmente dependen de alterar índice de refracción o absorción de un material; sin embargo, el débil efecto de dispersión de plasma de silicio y el límite de difracción de guías de onda convencionales conducen a huellas grandes (≈10³-10⁴ µm²) para interferómetros Mach-Zehnder, y aun moduladores de anillo con alta resonancia Q sufren ancho de banda limitado y sensibilidad a temperatura.

La plasmonica ofrece camino a miniaturización sub-límite de difracción. Trabajos recientes han explorado moduladores de ranura compatibles CMOS y estructuras plasmonicas que usan silicio como medio activo, pero el rendimiento sigue limitado por dispersión de portadores modesta de silicio. Óxidos conductores transparentes (TCOs), como óxido de indio-estaño (ITO), óxido de aluminio-zinc y óxido de galio-zinc, presentan alternativa convincente porque su permitividad puede ajustarse eléctricamente. La acumulación de portadores en capa ITO bajo polarización puede producir cambios de índice de refracción Δn = 0.092 y absorción Δk = 0.27 a 1310 nm, y cuando la parte real de la permitividad se acerca a cero —estado epsilon-cercano-a-cero (ENZ)— la absorción pica por confinamiento extremo de campo.

Moduladores plasmonicos previos han soportado predominantemente solo modos TM porque generación de carga superficial requiere campo eléctrico normal a interfaz metal-dieléctrico, y guías de onda de ranura confinan modos TE en regiones de bajo índice. En sistemas basados en fibra, la polarización aleatoria de luz entrante conduce a pérdida significativa dependiente de polarización a menos que se añada componente de diversidad de polarización (ej. rotador), que típicamente introduce pérdida de acoplamiento adicional. Aunque algunos diseños basados en ITO soportan ambos modos TE y TM, la diferencia de ratio de extinción (ΔER) aún puede alcanzar 0.9 dB/µm, correspondiendo a penalización de eficiencia del 4%. Por tanto, un modulador plasmonico que entregue ΔER mínimo manteniendo alta extinción y baja pérdida de inserción es esencial para PICs insensibles a polarización.

En este estudio, investigamos una guía de onda de silicio revestida con multicapa Au/SiO₂/ITO usando simulación numérica. El modo polaritón de plasmón superficial híbrido (HSPP) se excita a lo largo de interfaz SiO₂/ITO de bajo índice, ya sea en la parte superior o laterales, dependiendo de polarización de entrada. Ajustando concentración de portadores en capa ITO vía capacitor MOS, demostramos ratios de extinción superando 1.43 dB/µm con ΔER bajo 0.01 dB/µm, un mínimo récord que reduce marcadamente la pérdida dependiente de polarización.

Métodos

Empleamos ITO como material activo, explotando su fuerte respuesta de acumulación de portadores para lograr electro-absorción de alta velocidad. La permitividad de ITO se describe por modelo Drude:

$$ \varepsilon = \varepsilon_{\infty} - \frac{N_{ITO}e^2}{\varepsilon_0 m^*} \bullet \frac{1}{\omega^2 + i\omega \Gamma} $$

Aquí, ε∞ es permitividad de alta frecuencia, Γ factor de amortiguamiento electrónico, ω frecuencia angular, N_ITO concentración de electrones, m* masa efectiva, e carga elemental, y ε₀ permitividad del vacío. La densidad de electrones pica en la interfaz ITO/óxido y decae rápidamente con distancia, asegurando fuerte confinamiento de campo en capa de acumulación.

Parte real (ε₁) e imaginaria (ε₂) de permitividad de ITO vs longitud de onda para varias concentraciones de electrones. El punto ENZ se identifica donde ε₁ cruza cero.

Para soportar ambos modos TE y TM, la guía de onda incorpora dos interfaces metal-dieléctrico ortogonales. La estructura propuesta consiste en núcleo de silicio (ancho WSi, alto HSi), capa ITO (espesor D_ITO), capa intermedia SiO₂ (ancho Wp, alto Hp), y revestimiento Au de 100 nm. El dispositivo se fabrica usando litografía e-beam estándar, DRIE, PLD y PECVD —métodos compatibles con procesamiento back-end CMOS. El modo plasmonico híbrido propaga en región de bajo índice entre SiO₂ e ITO, minimizando pérdida de inserción mientras mantiene fuerte solapamiento de campo con capa activa.

a Vista 3D y b sección transversal del modulador EA plasmonico integrado con guía dieléctrica de franja.

Usamos malla FDTD no uniforme con tamaño mínimo de celda 0.2 nm y capas perfectamente adaptadas (PML) para suprimir reflexiones. La longitud de onda de simulación se fijó a 1.55 µm, con índices de refracción n_Si = 3.48, n_SiO₂ = 1.44, y constante dieléctrica Au -116.62 + 11.46i. La guía MIS soporta ambas polarizaciones con disparidad mínima de constante de propagación, permitiendo modulación eficiente.

Resultados y Discusión

La Figura 3 ilustra distribución de campo eléctrico para modos TE y TM bajo condiciones de baja polarización ("ON") y alta polarización ("OFF"). En estado ON, el campo TE se concentra en laterales de capa SiO₂, mientras el campo TM reside en la parte superior de SiO₂. En estado OFF, densidad de portadores aumentada reduce parte real de permitividad ITO, atrayendo campo a capas de acumulación y aumentando absorción. Este cambio pica en punto ENZ, maximizando pérdida en estado OFF.

Perfiles de campo eléctrico para modo TE (a, c) y TM (b, d) en estados ON y OFF. Insets muestran densidad de campo en capa ITO durante OFF. Parámetros: WSi = 310 nm, HSi = 340 nm, Hp = 20 nm, Wp = 25 nm.

Ratio de extinción (ER) y pérdida de inserción (IL) se definen como:

$$ ER = \frac{P_{out}(V_{OFF})}{P_{out}(V_{ON})} $$ $$ IL = \frac{P_{in} - P_{out}(V_{ON})}{P_{in}} $$

La pérdida de propagación α se calcula de la parte imaginaria del índice efectivo: α = 4πκ/λ. α está largamente determinada por absorción en capas de acumulación, influenciada por dimensiones de SiO₂. Figura 4 muestra que aumentar Wp reduce solapamiento entre modo guiado y capa de acumulación, bajando ER, mientras ΔER alcanza mínimo cuando Wp excede ligeramente Hp.

ER y ΔER vs Wp para Hp = 20 nm y 30 nm.

Figura 5 explora ER y ΔER a través de longitud de onda para diferentes valores N_ITO. Ambas métricas pican cerca del punto ENZ y luego declinan. Para N_ITO = 6.0×10²⁰ cm⁻³, los ER máximos son 1.65 dB/µm (TE) y 1.56 dB/µm (TM) a 1.50 µm, mientras ΔER alcanza mínimo de 0.009 dB/µm en longitud de onda de operación 1.55 µm —ideal para dispositivo insensible a polarización.

ER y ΔER como funciones de longitud de onda para (a) N_ITO = 5.6×10²⁰ cm⁻³ y (b) N_ITO = 6.0×10²⁰ cm⁻³.

Aumentar N_ITO realza absorción hasta punto ENZ, más allá del cual adición adicional de portadores aumenta κ, reduciendo ER. Figura 6 confirma que ER pica cerca del valor ENZ, mientras ΔER permanece bajo 0.01 dB/µm, demostrando fuerte inmunidad a polarización.

ERs y ΔER vs N_ITO para modulador EA (HSi = 340 nm, WSi = 310 nm, Hp = 20 nm, Wp = 25 nm, D_ITO = 10 nm, H_Au = 100 nm).

Para evaluar rendimiento práctico, simulamos modulador de 14-µm excitado con luz 1.55-µm en ambas polarizaciones TE y TM. Figuras 7a-d muestran distribuciones de campo eléctrico y magnético transversales para estados ON y OFF, confirmando que ΔER de 0.009 dB/µm balancea intensidades de salida a lo largo de longitud del dispositivo.

Distribuciones de campo E_x para TE (a,b) y E_y para TM (c,d) a través del centro de guía Si para estados ON y OFF. Parámetros: HSi = 340 nm, WSi = 310 nm, Hp = 20 nm, Wp = 25 nm, D_ITO = 10 nm, H_Au = 100 nm.

Eficiencia de acoplamiento entre guía plasmonica y franja de silicio se evaluó variando ancho de guía Si. Figura 8 muestra eficiencia de acoplamiento (CE) para ambas polarizaciones. Mientras desajuste de modo introduce algo de luz reflejada, ΔCE permanece bajo 6% en ancho óptimo, produciendo CE de 80.46% (TE) y 74.83% (TM) en estado ON.

CE entre guía plasmonica (Hp = 20 nm, Wp = 25 nm) y guía Si vs ancho para modos TE y TM en estados ON y OFF (HSi = 340 nm, WSi = 310 nm, D_ITO = 10 nm, H_Au = 100 nm).

Conclusiones

Hemos demostrado, mediante simulación detallada, un modulador electro-absortivo intrínsecamente insensible a polarización. Integrando guía de onda plasmonica híbrida en direcciones x e y, el dispositivo soporta modos de polarización dual y forma capacitor MOS que induce acumulación de portadores en interfaces dieléctrico-ITO. Ajustando densidad de portadores se obtiene diferencia de ratio de extinción de solo 0.009 dB/µm a 1.55 µm, mínimo récord que elimina pérdida dependiente de polarización. Eficiencias de acoplamiento superando 74% para ambas polarizaciones TE y TM se logran usando guía de alimentación de silicio. Estos moduladores plasmonicos basados en ITO representan bloque constructor compacto, compatible CMOS, para PICs de alto rendimiento. Trabajo futuro se enfocará en optimizar geometría de recubrimiento asimétrico para aumentar tolerancia de fabricación sin comprometer rendimiento.