Conmutación analógica optimizada y funcionalidad sináptica en dispositivos memristores Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si

Resumen

En este estudio, insertando una capa amortiguadora de TiO_x entre la capa SiO_x:Ag y el electrodo inferior, desarrollamos un dispositivo memristor con estructura simple Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si mediante proceso de deposición física de vapor, en el cual el crecimiento y ruptura del filamento se controlan eficientemente durante la conmutación analógica. Se investigaron extensivamente las características sinápticas del memristor con amplio rango de cambio de resistencia para modulación de peso mediante trenes de pulsos positivos o negativos. Se lograron simultáneamente varias funciones de aprendizaje y memoria, incluyendo potenciación/depresión, facilitación de pulso pareado (PPF), plasticidad a corto plazo (STP), transición STP-a-LTP (plasticidad a largo plazo) controlada repitiendo pulsos más allá de una operación de ensayo, y plasticidad dependiente del tiempo de pico (STDP). Basado en análisis de características I-V logarítmicas, se encontró que la evolución/disolución controlada de filamentos conductivos de Ag a través de capas dieléctricas mejora el rendimiento del dispositivo memristor probado.

Introducción

En 2008, el concepto teórico de memristor del Prof. Chua se hizo realidad cuando Strukov et al. publicaron estudios sobre la relación entre flujo magnético y carga en dispositivo compacto de dos terminales basado en TiO₂ por primera vez, despertando interés global. Aparte de aplicaciones potenciales desde operaciones lógicas y sistemas de radiofrecuencia reconfigurables a memorias no volátiles, los memristores también se investigan para emular funciones bio-sinápticas por su estructura y dinámica de trabajo similares. Hoy es ampliamente aceptado que la emulación directa de funciones sinápticas en dispositivo electrónico es crucial para desarrollo de sistemas computacionales neuromórficos inspirados en cerebro. Sin embargo, las sinapsis electrónicas tradicionalmente diseñadas se basan en tecnologías CMOS, que sufren efecto cuello de botella von Neumann en términos de proceso complicado de ejecución computacional, límites de densidad de integración y disipación energética. Por tanto, el uso de dispositivo ajustable de dos terminales ha infundido oportunidades prometedoras para desarrollar nuevas estructuras para sinapsis electrónicas, resultantes de propiedades únicas de memristores: característica no volátil, tamaño nanométrico, bajo consumo, respuesta rápida, etc.

Recientemente, diversos materiales (ej., óxidos metálicos como ZnO₂, WO_x, SnO_x; calcogenuros como Cu₂S, Ag₂S; ferroelectrónicos como La₂O₃, Pb_0.8Ba_0.2ZrO₃) se investigaron para diseño y fabricación de memristores. En muchos dispositivos, el cambio de resistencia se atribuye a migración inducida por campo de vacancias de oxígeno o iones metálicos (ej., Ag⁺, Cu²⁺, Al³⁺) y formación de camino altamente conductor. El camino conductor en memristores se llama generalmente "filamento conductor (CF)", que puede romperse durante operación de conmutación. En general, se observan dos tipos de comportamientos: abrupto (conmutación digital) y gradual (conmutación analógica). El cambio abrupto es consistente con señal digital (0 o 1), beneficioso para almacenamiento información.

En contraste, la sintonizabilidad continua de conductancia en memristores guarda similitudes con sinapsis biológica, unidad celular básica para aprendizaje y memoria en cerebro humano. En varios dispositivos memristor, los cambios analógicos de conductancia para emular modulación de peso de sinapsis biológicas se han realizado. Ag difusivo en a-Si y memristores basados en óxido con estructuras Pt/a-Si:Ag/Pt y Pt/SiO_xN_y:Ag/Pt han imitado exitosamente dinámicas Ca²⁺ o Na⁺ en bio-sinapsis. Similarmente, filamentos de iones/vacancias oxígeno en memristores basados en óxidos metálicos se propusieron para realizar funciones sinápticas, incluyendo potenciación a corto plazo (STP) y facilitación de pulso pareado (PPF). Sin embargo, las reglas de aprendizaje biológico son diversas, y hasta ahora no todas las funciones sinápticas se han involucrado en modelos memristor.

Además de selección de materiales, el control de crecimiento y ruptura de filamento insertando capa dieléctrica adicional en estructura "metal/capa memristiva/metal" ofrece ventajas para emular funciones sinápticas, incluyendo STP y LTP y bajo consumo. Recientemente, para controlar tasa de formación/ruptura de filamento conductor, Wang et al. demostraron conmutación analógica insertando capa SiO₂ en memristor basado en TaO_x. Wan et al. también realizaron conmutación analógica y emularon STP y STDP insertando capa óxido de grafeno reducido en estructura Ag/SrTiO₃/FTO para controlar sobrecrecimiento filamento Ag. Además, se reportó que basado en conocimiento de material TiO_x con alta constante dieléctrica (~40) y baja banda prohibida (~3 eV), el rendimiento de dispositivo memristor en términos de resistencia ciclos y uniformidad mejoró notablemente insertando capa delgada TiO₂ con capa memristiva HfO₂. Aparte, se reportó que debido a baja movilidad iónica y baja tasa reacción redox, la película delgada TiO_x también actúa como capa amortiguadora para prevenir sobrecrecimiento de filamento conductor, permitiendo mejor comportamiento sináptico y manteniendo buen contacto del filamento durante procesos conmutación resistiva.

En este artículo, reportamos nueva estructura memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si y sus comportamientos conmutación analógica. Comparado con dispositivo monocapa reportado antes, se encontró que inserción capa TiO_x afecta comportamiento conmutación en términos de ampliar ventana conductancia y mantener estado estable durante procesos conmutación. Además, la conductancia del memristor puede sintonizarse fácilmente bajo trenes pulsos positivos y negativos. Nuestros resultados recientes demuestran que obtuvimos conmutación analógica confiable y emulamos fielmente funciones bio-sinápticas como plasticidad corto/largo plazo (STP/LTP), función PPF, STDP y transición STP a LTP en dispositivo memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si.

Métodos

Fabricación dispositivo: como Fig. 1a, memristor diseñado estructura Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. Sustratos p⁺⁺-Si (15 × 15 mm²) resistividad ~0,01 Ω cm limpiados método estándar, dispositivos fabricados sobre ellos. Procesos a temperatura ambiente en alto vacío. Primero, capa ~10 nm TiO_x depositada en sustratos p⁺⁺-Si por sputtering magnetrón RF usando blanco cerámico TiO₂ alta pureza. Luego, capa ~95 nm SiO_x:Ag depositada por co-sputtering RF usando blanco SiO₂ con pequeñas láminas Ag en camino sputtering magnético. Durante deposición, flujo Ar y presión 50 sccm y 20 mTorr, potencia RF 80 W. Finalmente, electrodo superior (TE) ~30 nm Ag patrón por fotolitografía y lift-off donde capas metálicas delgadas depositadas por sputtering magnetrón DC. Diámetro electrodo individual ~150 μm.
Métodos caracterización: mediciones microscopía electrónica transmisión (TEM) y análisis espectroscopía fotoelectrónica rayos X (XPS) para analizar microestructura capas SiO_x:Ag y TiO_x y estado químico átomos Ag, respectivamente. Muestra TEM hecha primero por haz iones enfocado (FIB, FEI Nova Nano Lab 200) y observada bajo sistema FEI Phillips CM10-Supra TEM. Caracterizaciones eléctricas con analizador semiconductores (Keithley 2636B) acoplado estación sondas. Durante medición eléctrica, sesgos positivo y negativo definidos por corriente fluyendo entre electrodo superior e inferior. Todas mediciones a temperatura ambiente en aire.

Esquemático dispositivo memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si y análisis TEM transversal. a Ilustración esquemática dispositivo y analogía entre sinapsis biológica y sinapsis electrónica. b Vista TEM transversal unidad memristor individual estructura Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. Películas delgadas SiO_x:Ag y TiO_x entre electrodos TE Ag y BE p⁺⁺-Si. c Mapeo elemental sección transversal dispositivo

Resultados y Discusión

Esquemático dispositivo y configuración medición descrito Fig. 1a. Dispositivo estructura simple consistente capas delgadas SiO_x:Ag y TiO_x entre TE Ag y BE p⁺⁺-Si confirmado por TEM transversal celda memristor y mapeo elemental Fig. 1b, c. Estado químico átomos Ag en superficie SiO_x analizado por XPS, como Archivo adicional 1: Figura S1. Espectro Ag3d para Ag desconvolucionado a doblete único energías enlace 368,0 eV Ag3d_5/2 y 374,0 eV Ag3d_3/2, asignados precisamente estado metálico Ag. Imagen HRTEM en Archivo adicional 1: Figura S2 muestra sección transversal capa TiO_x amorfa, mientras pequeños nanoclusters Ag visibles en capa SiO_x:Ag, probablemente causados por difusión externa Ag durante preparación muestra TEM minimizar energía interfacial total sistema material. Además, Transformada Rápida Fourier (FFT) confirma nanoclusters Ag incrustados en SiO_x son policristalinos, como Ag (111) y Ag (002) nanocristales. En memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si, Ag/SiO_x:Ag y TiO_x/p⁺⁺-Si como membrana pre-sináptica y post-sináptica respectivamente, como Fig. 1a. Peso sináptico cambia liberando iones Ca²⁺ o Na²⁺ en hendidura entre membranas pre- y post-sinápticas llamada "hendidura" por membrana pre-sináptica cuando pulsos neuronales recibidos. Similarmente, conductancia memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si modulada artificialmente como sinapsis electrónica mediante migración iones Ag bajo impulsos voltaje.

Figura 2a muestra curva corriente-voltaje (I-V) dispositivo memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si en escala semilogarítmica. Bajo barrido sesgo 0 V → +4,0 V → −4,0 V → 0 V, curva I-V medida muestra bucle histéresis pinzado, huella digital memristor. Cuando sesgo positivo aplicado a TE Ag, aumento gradual corriente hasta límite corriente cumplimiento (I_cc) ocurre, estado resistencia dispositivo cambia de estado alta resistencia (HRS) a estado baja resistencia (LRS), llamado proceso "SET". Cuando sesgo negativo aplicado a TE Ag, disminución corriente ocurre, estado resistencia retorna HRS desde LRS, llamado proceso "RESET". Indica conductividad dispositivo modulable correspondiente barrido sesgo positivo/negativo, mostrando comportamiento conmutación resistiva bipolar. En lugar de aumento/disminución abrupta corriente durante SET/RESET a alto voltaje, interesantemente, corriente dispositivo aumenta/disminuye consecutivamente bajo barrido voltaje repetido 0 V → +2,1 V o 0 V → −2,1 V, como Fig. 2b. Relación corriente-voltaje-tiempo (I-V-t) también trazada en recuadro Fig. 2b mostrar cambios conductancia claramente. Como en bio-sinapsis, respuesta dispositivo obvia evolución down-up o up-down corriente observada tras implementar partes consecutivas positivo (1ª-5ª) y negativo (6ª-10ª) curvas I-V respectivamente. Aumento/disminución continua corriente durante barridos voltaje positivo/negativo indica resistencia dispositivo modulable modo barrido DC. También observado que durante cada barrido positivo/negativo subsiguiente, curva I-V retoma donde último terminó, mostrando característica típica conmutación analógica memristor. Rendimiento ciclos resistencia evaluado implementando barrido bipolar voltaje amplio a voltaje lectura +0,3 V, Fig. 2c, mostrando dispositivo operado estable y uniformemente entre LRS y HRS durante set/reset >10³ ciclos.

Características I-V memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. a Comportamiento conmutación bipolar b Potenciación o depresión repitiendo barridos voltaje. Recuadro muestra relación voltaje-corriente vs tiempo (V-I-t), demostrando estado conductancia durante potenciación/depresión. c Prueba rendimiento ciclos resistencia voltaje lectura -0,3 V 10³ ciclos barrido bipolar amplio 0 a +4,0 V set y 0 a −4,0 V reset. d Propiedades repetidas modulación conductancia

Dispositivo memristor también operado bajo señales pulsos en lugar barrido voltaje DC. Figura 2d muestra respuesta dispositivo potenciación/depresión tras implementar pulsos repetitivos potenciantes (sesgo positivo) y depresivos (sesgo negativo). Amplitudes pulsos potenciantes/depresivos +1,2 V y −1,2 V, anchos e intervalos fijos 5 ms. Aquí, modulación conductancia observada independientemente polaridad pulso, similar respuesta sináptica potenciación/depresión bajo estímulos potenciantes/depresivos. Obviamente, respuesta dispositivo ajustable ciclo-ciclo dependiendo número pulsos estimulación, indicando potenciación/depresión estable y uniforme más allá polaridad sesgo aplicado para emular ajuste peso y mejora memoria en sinapsis electrónica.

Para entender comportamiento conmutación, mecanismos conducción analizados ajustando características I-V. Para esto, memristor standalone basado en película delgada SiO_x:Ag con estructura Ag/SiO_x:Ag/p⁺⁺-Si también fabricado. Fig. 3a, respuesta dispositivo barridos cuasi-DC indica comportamiento conmutación umbral típico, como reportado previo. Direcciones flechas muestran dispositivo ciclable entre dos estados como memoria volátil. Sin embargo, curva I-V memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si muestra situación quite diferente. Fig. 3b muestra dispositivo exhibe comportamientos conmutación bipolar aspecto LRS y HRS bajo partes positiva/negativa curva I-V, aunque voltajes operación relativamente mayores. Fig. 3c demuestra curva I-V memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si ajustada Ln(I) vs Ln(V) región positiva datos HRS y LRS. Resultados ajuste muestran comportamiento transporte carga HRS consistente con mecanismo conducción limitada carga espacio controlada trampas (SCLC) clásico, consistente tres porciones: región Óhmica (I/V), región ley Child (I/V²) y región aumento pronunciado corriente. Mientras, comportamiento lineal LRS, pendiente = 1, indica excelente comportamiento Óhmico, Fig. 3c. Diferentes comportamientos conducción HRS y LRS evidenciados por formación filamento conductor Ag en LRS. Fig. 3d apoya que conmutación resistiva causada por formación/ruptura filamento conductor. Se ve que mientras LRS dispositivo independiente tamaño celda, HRS proporcional a tamaño celda. Esta propiedad independiente tamaño en LRS observada generalmente en dispositivos memoria basados filamento conductor. Por tanto, conclusión: fenómeno conmutación resistiva en memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si típicamente origina formación/ruptura controlada filamento conductor bajo sesgo voltaje positivo/negativo. Cambios graduales conductancia podrían resultar variación hueco transversal entre TE y BE bajo campo eléctrico similar otros reportes. Resistencia total dispositivo descrita R = R_ij = V/I según circuito equivalente, donde R_ij resistencia relacionada tamaño hueco lateral CF entre TE y BE. Por tanto, si hueco ajustable modulando tamaño CF Ag entre TE y BE usando sesgo programado adecuadamente, conducción o resistencia dispositivo memristivo sintonizable gradualmente.

Análisis mecanismo conducción Ag/SiO_x:Ag/p⁺⁺-Si y Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. a Curva I-V lineal Ag/SiO_x:Ag/p⁺⁺-Si y b Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. c Mecanismos conducción corresponden SCLC en HRS y Óhmico en LRS para Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si según resultados ajuste región positiva curva I-V en (b). d Dependencia área celda conductancia en LRS o HRS

Modelo físico correspondiente presentado Fig. 4 interpretar mecanismo conmutación en memristors standalone SiO_x:Ag y SiO_x:Ag/TiO_x-basados. Comportamiento nanopartículas Ag en celdas basadas SiO_x interpretable basado reacciones electroquímicas (migración y acumulación iones Ag y átomos Ag) entre electrodos bipolares similar reportes previos. Cuando barrido voltaje aplicado, nanopartículas Ag crecen más para puente hueco entre electrodos, resultando aumento abrupto corriente hasta nivel cumplimiento, memristor encendido LRS (panel medio Fig. 4a). Tras eliminación sesgo eléctrico, nanoclusters Alargados formaron puente temprano se contraen ahora rápidamente, dispositivo retorna HRS (último panel Fig. 3a), indicando comportamiento conmutación umbral bipolar en memristor ciclable entre dos estados como dispositivos memoria volátil.

Diagrama esquemático modelo físico comportamiento conmutación. a Memristor Ag/SiO_x:Ag/p⁺⁺-Si; b Memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si

Situación quite diferente en caso memristor basado SiO_x:Ag/TiO_x, donde capa delgada SiO_x tiene banda prohibida alta (~9 eV) y constante dieléctrica menor (~3), pero capa TiO_x tiene banda prohibida baja (~3 eV) y constante dieléctrica alta (~40), haciendo campo eléctrico través capa SiO_x mayor que TiO_x, disolviendo más átomos Ag en capa conmutación. Es la baja movilidad iónica y baja tasa reacción redox de óxido titanio que controla migración y acumulación átomos Ag e iones Ag a través capa interfacial. Estos dos hechos causan formación filamento nano-cono desde TE a BE. Región metálica concentrada forma confinamiento efectivo crecimiento filamento forma nano-cono TE a BE ofrece control estados resistencia durante operación cíclica. Cuando electrodo superior Ag suficientemente sesgado positivamente a través capas dobles, campo eléctrico a través capas dieléctricas suficiente impulsar iones Ag desde TE Ag a BE p⁺⁺-Si a través capa interfacial, disminuyendo hueco efectivo entre electrodos (panel medio Fig. 4b). Filamentos Ag no disueltos a menos que voltaje negativo aplicado y tienden mantener forma original incluso eliminado sesgo. Cuando voltaje negativo aplicado, RESET normal comienza, CFs Ag parcialmente desolados (usualmente ubicación más delgada) debido proceso electroquímico asistido térmicamente. Memristor apaga y retorna HRS (último panel Fig. 4b), ciclando reversiblemente entre dos estados (Fig. 3b) como dispositivo memoria no volátil. Panel izquierdo Fig. 4b presenta filamentos formados aquí más gruesos que panel medio Fig. 4a, no disueltos/rupturados a menos que voltaje negativo aplicado. Parte filamento en capa SiO_x aún mucho más delgada que parte nano-cono en capa TiO_x, forma todo filamento como nano-cono. Así, cuando sesgo negativo aplicado, filamento romperá rápidamente (Fig. 3b), mientras voltaje aumenta más y corriente aumenta otra vez, indicando riesgo SET negativo en rango alto sesgo por átomos Ag residuales cerca superficie BE.

De hecho, resistencia total memristor en HRS solo relacionada hueco entre punta nano-cono filamento y electrodo inferior, aumentable/disminuible ajustando sesgo eléctrico. Esta tendencia alterar HRS en memristores visible Fig. 2b, donde corriente aumenta/disminuye consecutivamente bajo barrido repetido 0 V a +2,1 V y 0 V a −2,1 V. Por otro lado, barrido constante voltaje bajo +2,1 V no suficiente formar filamento conductor a través TE y BE. En su lugar, filamento conductor Ag acumula gradualmente átomos Ag, disminuyendo hueco efectivo entre electrodos, como Archivo adicional 1: Figura S3. Por tanto, usando sesgo programado adecuado, transición conmutación umbral típica a conmutación gradual realizable, y resistencia total celda memoria sintonizable ajustando hueco efectivo entre electrodos como observado en sinapsis biológica.

Similar a bio-sinapsis, estímulos entrada con programación pulsos adecuada alteran estados conductancia memristor para realizar varias tareas neuronales. PPF otra característica crucial, ajusta conductancia por suma temporal estímulos entrada y realiza tareas neuronales corto plazo, incluyendo filtrado y adaptación sináptica. PPF en bio-sinapsis: segunda respuesta post-sináptica mayor que primera durante dos estímulos pico sucesivos, dejando intervalo tiempo picos menor que tiempo recuperación. Figura 5a muestra respuesta dispositivo monitorizada tras implementar par pulsos facilitación amplitud +2,0 V ancho e intervalo fijos escala 0,08 s. Aumento notable corriente respuesta segundo pulso vs primero observado, indicando cambio aparente estado conductancia tras programación pulsos adecuada. Durante intervalo entre dos pulsos subsiguientes, observado decaimiento corriente, atribuible existencia carácter volátil dispositivo. Decaimiento conductancia podría corresponder difusión átomos Ag tras eliminación pulso potenciante. PPF exitosa solo ejecutable cuando intervalo tiempo entre dos pulsos consecutivos menor que tiempo relajación difusión átomos Ag, causando más átomos Ag empujados en capa SiO_x:Ag/TiO_x. Además, estado saturación logrado cuando dispositivo estimulado continuamente con número pulsos facilitación amplitud +2,0 V mismo ancho e intervalo escala 0,08 s, Fig. 5b. Resultados muestran que cuando pulsos alta frecuencia aplicados, bombean más átomos Ag en capa SiO_x hasta formar puente conductor a través TE y BE, alcanzando nivel saturación. Fenómeno similar regla Hebb aprendizaje, donde cambios peso sináptico deben tener valor saturado evitar excitabilidad excesiva neuronas con picos pulsos sin restricción.

Resultados experimentales facilitación pulso pareado (PPF). a Implementación PPF en dispositivo Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si usando pulso +2,0 V altura 0,08 s. b Demostración movimiento peso sináptico saturación usando tren pulsos amplitud +2,0 V mismo ancho e intervalo 0,08 s

Además, como en sinapsis biológica, memristor sufrirá pérdida memoria con disminución súbita corriente tras implementar pico potenciante, ascribible a existencia STP en memristor. En neurobiología, STP y LTP comúnmente atribuidos a memoria corto plazo (MCP) y largo plazo (MLP). Establecido que transición STP a LTP podría ocurrir mediante estímulos repetidos (proceso ensayo). Para verificar y comparar este comportamiento con sinapsis biológicas, secuencia pulsos voltaje implementada en nuestros dispositivos memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. Figura 6a muestra aumento corriente estado inicial 0,05 mA a 1,8 mA tras 15 pulsos consecutivos (amplitud +1,4 V, ancho e intervalo 5 ms). Decaimiento corriente normalizado ((I_t−I_o)/I_o × 100%) medido voltaje lectura +0,3 V inmediatamente tras imponer pulsos potenciantes con tiempo (t), Fig. 6b. Relación decaimiento normalizado vs tiempo bien ajustada relación Eq. (1):

$$ {\Delta I}_t/{\Delta I}_o\times 100\%=\exp \left[-{\left(t/\tau \right)}^{\beta}\right] $$ (1)

aquí, τ tiempo relajación, β índice estiramiento (0 < β < 1). Generalmente, esta relación describe procesos relajación en materiales desordenados con distribución aleatoria energías. Curva muestra decaimiento peso sináptico similar curva "olvido" memoria humana en psicología, con decaimiento rápido inicio (STP) y luego nivel estable gradual (LTP). Sin embargo, decaimiento obvio normalizado observado intervalo muy corto (t) y luego nivel saturación estado baja conductancia (hasta 16% en 50 s). Sin otros cambios parámetros pulsos, realizamos simulación adicional con número repetido pulsos. Corriente medida voltaje lectura +0,3 V inmediatamente tras imponer diferentes números pulsos (25, 50, 100, 200) mismo estado inicial cada tren pulsos. Figura 6c muestra decaimiento normalizado tiempo cada conjunto mediciones ajustado Eq. (1). Figura 6d muestra al aumentar número estimulación, tiempo relajación (τ) aumenta, indicando proceso olvido se desvanece lentamente. Mientras, elevación obvia nivel corriente observada, implicando cambio positivo peso sináptico (conductancia), Fig. 6d línea negra. Resultados Fig. 6 evidencian claramente existencia STP y LTP en dispositivo. Menor número estimulaciones solo induce STP, ligero aumento conductancia nivel saturación. Por tanto, aumentando número estimulaciones repetitivas, proceso ensayo no solo eleva nivel conductancia sino logra retención memoria duradera, Fig. 6d línea roja.

Decaimiento corriente y retención memoria memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. a Aumento corriente tras 15 pulsos potenciantes idénticos consecutivos. b Decaimiento corriente monitorizado voltaje lectura +0,3 V tras estimular dispositivo. c Decaimiento normalizado vs tiempo mostrando transición STP a LTP tras trenes pulsos número estimulación. d Retención memoria y tiempo relajación (τ) vs número pulsos

Memorias digitales convencionales requieren no volatilidad almacenar información, mientras en bio-sinapsis, información procesa y reconfigura estado memoria. Fig. 6 muestra transición STP a LTP realizada y peso sináptico ajustado, mientras los menos importantes con peso pequeño almacenados temporalmente y disminuyen con tiempo. Fenómeno similar "modelo multi-almacén" Atkinson y Shiffrin. En este modelo, primera información entrada analizada, luego almacenada diferentes niveles jerarquía según importancia "peso sináptico" mediante proceso ensayo. Por tanto, aumento peso sináptico y resultante tiempo relajación prolongado (τ) en dispositivo función número estimulaciones verifica esquema ensayo.

Además proceso repetición pulsos, transición STP a LTP examinada función fuerza pulso. Respuesta dispositivo monitorizada tras implementar diferentes amplitudes pulso: +1,2 V, +1,6 V, +2,0 V, +2,8 V mismo ancho e intervalo escala 3 ms, Fig. 7a. Corriente monitorizada voltaje lectura +0,3 V tras imponer cada tren pulsos 50 pulsos. Resultados ajustados modelo relajación exponencial estirada Fig. 7a muestran tiempo relajación aumenta función amplitud pulso (Fig. 7b línea roja). Mientras, Fig. 7b elevación peso sináptico ~90% observada τ mayor 43 s amplitud +2,8 V, mucho mayor peso ~25% τ menor 10 s amplitud +1,2 V (línea negra), indicando formación LTP. Basado en resultados, formación y persistencia LTP en dispositivo dependen altamente tanto número pulsos como amplitud. Resultados coinciden con hechos que estados memoria (MCP, MLP) y estabilidades en bio-sinapsis relacionados con características estímulo entrada.

Resultados experimentales decaimiento corriente memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si tras proceso estimulación. a Decaimiento normalizado vs tiempo mostrando transformación STP a LTP; b Retención memoria y tiempo relajación (τ) función amplitud pulso

Plasticidad dependiente tiempo pico (STDP) otro carácter fundamental aprendizaje y memoria en sinapsis biológica. Reportado que en sinapsis electrónica, peso modulable por sincronización relativa pulsos pre- y post-sinápticos. Regla STDP Hebb: si pre-pico precede post-pico (Δt > 0), refuerza fuerza conexión entre dos neuronas. Si post-pico precede pre-pico (Δt < 0), debilita fuerza conexión. Tales refuerzo/debilitamiento también llamados LTP y LTD. En todo proceso, orden pre- y post-picos respecto tiempo determina polaridad cambio peso (ΔW). Para emular regla STDP en nuestro dispositivo, par pulsos (+1,2 V, 5 ms, y −1,2 V, 5 ms) como señales pre- y post-pico implementados, Fig. 8a. Se ve surgirá cambio conductancia más considerable (peso sináptico) con disminución Δt (ambos casos Δt > 0 y Δt < 0). Cambio porcentual peso sináptico definido ΔW = (G_t−G₀)/G₀ × 100%. G₀ conductancia medida antes estimulación, G_t tras estimulación pares pre-/post-pico. Gráfico Fig. 8b explica relación ΔW y Δt antes/tras simulación. Cuando pre-sinapsis (positivo) aparece antes post-pico (negativo) (Δt > 0), conductancia aumenta con aumento ΔW junto disminución Δt. Contrariamente, cuando pre-sinapsis (positivo) aparece tras post-pico (negativo) (Δt < 0), conductancia neta disminuye (deprimida) en ΔW junto aumento Δt. Resultados demuestran que nuestro memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si emuló exitosamente regla aprendizaje STDP Hebb como sinapsis artificial.

Resultados experimentales implementación regla STDP memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si. a Ilustración esquemática programación sesgo eléctrico par pulsos amplitudes +1,2 V y −1,2 V fijos mismo ancho 5 ms. Diferencia tiempo aproximación entre pulsos estímulo Δt ms (t = ±10n, n = 1, 2, …, 10); b Peso sináptico (ΔW) función sincronización pico (Δt), demostrando bien comportamientos potenciación y depresión en dispositivo memristor

Conclusiones

En resumen, nuevo tipo memristor estructura simple Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si fabricado por deposición física vapor. Características sinápticas memristor con amplio rango cambio resistencia para modulación peso sináptico implementando trenes pulsos positivos/negativos investigadas extensivamente. Varias funciones cruciales aprendizaje y memoria demostradas simultáneamente en single dispositivo memristor fabricado, incluyendo potenciación/depresión corto/largo plazo (STP/STD, LTP/LTD), PPF y transición STP-a-LTP así como STDP, ajustados y controlados repitiendo pulsos más operación ensayo. Además, análisis características I-V logarítmicas con modelo físico correspondiente indica que formación/disolución controlada filamentos Ag a través electrodos Ag y p⁺⁺-Si mejora rendimiento nuevo memristor Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si con capa amortiguadora TiO_x entre capa SiO_x:Ag y electrodo inferior. Este dispositivo desarrollado, como sinapsis artificial, podría traer perspectivas investigación potencial en diseño e implementación hardware nuevas redes neuronales biomiméticas y sistemas computacionales próxima generación.