Análisis Comparativo de FETs de Capacitancia Negativa en Capacitancias MOS

Resumen

Demostramos el efecto de capacitancia negativa (NC) de transistores de efecto de campo (FETs) basados en HfZrOx en experimentos. Se lograron mejoras en IDS, SS y Gm de NCFET en comparación con FET de control metal-óxido-semiconductor (MOS). En este experimento, los transistores MIS inferiores con diferentes tiempos de pasivación son equivalentes a dispositivos NC con diferentes capacitancias MOS. Mientras tanto, las propiedades eléctricas de NCFET con 40 min pasivación son superiores a NCFET con 60 min pasivación debido al buen emparejamiento entre CFE y CMOS. Aunque SS sub-60 mV/década no se logra, se obtienen características de transferencia no histéricas beneficiosas para aplicaciones lógicas.

Introducción

Con el escalado de transistores, el nivel de integración de circuitos integrados (IC) crece continuamente. Un problema acompañante de disipación de potencia es urgente resolver. Para sortear este problema, el voltaje de operación del transistor debe reducirse. El swing subumbral (SS) de MOSFET no puede ser inferior a 60 mV/década a temperatura ambiente, lo que restringe reducción de voltaje umbral VTH y voltaje suministro VDD. Muchos esfuerzos se han dedicado a investigación y desarrollo de dispositivos con mecanismos novedosos de transporte y conmutación para vencer el límite Boltzmann, incluyendo transistor de efecto de campo de capacitancia negativa (NCFET), FET de puerta resistiva, FET nano-electro-mecánico (NEMFET), metal-óxido-semiconductor de ionización por impacto (I-MOS) y FET túnel. Entre ellos, NCFET ha suscitado mucha atención porque puede lograr SS pronunciado sin perder corriente de arrastre. HfO₂ dopado (ej. HfZrOx (HZO) y HfSiOx) se ha usado ampliamente en NCFETs; es compatible con proceso CMOS. Un estudio teórico mostró que histéresis indeseada ocurre debido a capacitancia ferroeléctrica CFE no emparejada a capacitancia MOS subyacente CMOS en NCFET. Sin embargo, el efecto de emparejamiento entre CFE y CMOS en características eléctricas de NCFETs sigue siendo una preocupación en experimentos.

En este trabajo, las características eléctricas de FETs NC Ge con diferentes capacitancias MOS se estudian basadas en diferente emparejamiento entre CFE y CMOS. Aunque SS menor a 60 mV/década no aparece, se obtienen características de transferencia libres de histéresis y mejores propiedades eléctricas. Picos aparentes de CFE versus VFE demuestran efecto NC de NCFETs basados en HZO. El mejor emparejamiento de CFE y CMOS contribuye a SS más pronunciado y mayor corriente on, lo que es benéfico para aplicaciones lógicas.

Métodos

El proceso clave de fabricación de NCFETs Ge se muestra en Fig. 1a. Obleas n-Ge(001) de 4 pulgadas con resistividad 0.088-0.14 Ω·cm se usaron como sustratos iniciales. Tras limpieza pre-gate, obleas Ge se cargaron en cámara ultra-alto vacío para pasivación superficial usando Si₂H₆. Se usaron dos duraciones de pasivación de 40 y 60 min. Luego, pila TaN/HZO/TaN/HfO₂ se depositó. Los espesores de capa dieléctrica HfO₂ y capa FE HZO son 4.35 y 4.5 nm, respectivamente. Tras patronado y grabado gate, regiones fuente/drenaje (S/D) se implantaron usando iones boro (B⁺) a energía 30 keV y dosis 1 × 10¹⁵ cm⁻². Metal S/D Níquel se formó usando proceso lift-off. Finalmente, recocido térmico rápido a 450 °C por 30 s se realizó. MOSFET de control con pila TaN/HfO₂ también se fabricó. Figuras 1b y c muestran esquemáticos de NCFET fabricado y MOSFET control, respectivamente. El gate metálico interno en NCFET fabricado contrarresta el potencial en superficie del canal, llamada estructura MFMIS.

Resultados y Discusión

Figura 2a muestra curvas IDS-VGS medidas de par NCFET y MOSFET control con 40 min pasivación superficial. Ambos dispositivos tienen longitud gate LG de 3.5 µm. Dispositivo NC con 40 min pasivación tiene IDS significativamente mejorado que MOSFET control. Curvas de transferencia de NCFET exhiben característica no histérica. Curvas SS puntual versus IDS en Fig. 2b muestran que transistor NC tiene SS mejorado sobre dispositivo control, aunque SS sub-60 mV/década no aparece. Figura 2c muestra que transistor NC obtiene transconductancia lineal Gm significativamente impulsada sobre dispositivo control a VDS de -0.05 V. Figura 3 compara rendimientos eléctricos de NCFET y MOSFET control con pasivación superficial 60 min. Similarmente, IDS, SS puntual y Gm de NCFET son superiores a MOSFET control.

Figura 4a muestra resultados estadísticos de corriente de arrastre de NCFETs y MOSFETs control a VDS -0.05 V y VGS-VTH = -1.0 V. NCFETs demuestran 18.7% y 35.6% mejora en IDS para 60 min y 40 min pasivación superficial, respectivamente, en comparación con dispositivos control. Se especula que NCFETs pasivados 40 min tienen mejor emparejamiento entre CMOS y CFE sobre dispositivos NC con 60 min. Figura 4b muestra NCFETs obtienen 26.4% y 51.3% mejora en transconductancia máxima Gm,max para 60 min y 40 min pasivación, respectivamente, vs dispositivos control. Se ve que MOSFETs control con pasivación 40 min tienen mayor IDS y Gm,max que dispositivos pasivados 60 min, debido a mayor CMOS inducido por menor espesor óxido equivalente (EOT). El gate metálico interno proporciona plano equipotencial; el dispositivo puede modelarse equivalentemente como divisor capacitivo de voltaje. Capacitancia total CG es serie de CFE y CMOS. Voltaje interno gate se amplifica debido a efecto NC. Coeficiente amplificación voltaje interno β = |CFE| / |CFE| - CMOS alcanza máximo cuando |CMOS| = |CFE|. Lograr emparejamiento optimizado de CFE y CMOS es prerrequisito de mejora de corriente on.

Curvas Vint extraído versus voltaje gate VGS se muestran en Fig. 5a. Vint de transistor NC puede extraerse bajo hipótesis que curva IDS-Vint de transistor NC es idéntica a curva IDS-VGS de dispositivo control. Coeficiente amplificación voltaje interno dVint/dVGS se muestra en Fig. 5b. dVint/dVGS > 1 se logra en amplio rango barrido VGS para NCFET con 40 min pasivación, contribuyendo a SS más pronunciado que dispositivo control durante medida, debido a conmutación polarización local. Es consistente con resultados Fig. 2b. Para NCFET con 60 min pasivación, dVint/dVGS > 1 se logra durante rango VGS < 0 V para doble barrido VGS, de acuerdo con SS elevado en Fig. 3b.

Figura 6a muestra CMOS extraído versus VGS para transistor NC, basándose en Vint-VGS Fig. 5a y curvas CG-VGS de MOSFETs control. CMOS extraído concuerda bien con CG medido, demostrando validez del método cálculo. Curvas CFE y CMOS versus VFE se muestran en Fig. 6b. Desde inicio efecto NC, valor absoluto de CFE negativo del transistor excede CMOS para doble barrido VGS siempre en Fig. 6b. |CFE| > CMOS y CFE < 0 pueden causar características libres de histéresis, y emparejamiento CMOS y CFE es benéfico para aplicaciones lógicas. Características libres de histéresis en Figs. 2a y 3a observadas atribuidas a emparejamiento dominios y atrapamiento carga inhibido. Conmutación polarización estable responsable de características no histéricas. Además, gran ganancia gate interna dVint/dVG > 1 se atribuye a ligera discrepancia entre |CFE| y CMOS en región subumbral, resultando en SS pronunciado dispositivo NC. Mientras tanto, hay mejor emparejamiento entre CFE y CMOS para NCFET con 40 min pasivación que NCFET con 60 min pasivación. Esto proporciona evidencia directa que NCFET con 40 min pasivación posee mejor rendimiento eléctrico que NCFET con 60 min pasivación. Polarización FE cambia VFE; por tanto carga FE varía. Carga total multiplica, atribuida a polarización FE además de incremento VGS. En otras palabras, para dado VGS, carga en canal aumenta así IDS mejora. Como consecuencia, SS pronunciado de característica transferencia aparece en experimentos.

Conclusiones

Características de transferencia libres de histéresis se obtienen para NCFETs con 40 y 60 min pasivación. NCFETs Ge tipo p con 40 min pasivación tienen mejores características eléctricas que dispositivo NC con 60 min pasivación en experimentos. También demostramos efecto NC de NCFETs basados en HZO. Para NCFETs, SS pronunciado y dVint/dVGS > 1 se obtienen. NCFET con 40 min pasivación logra buen emparejamiento entre CFE y CMOS, contribuyendo a características no histéricas. Diferentes comportamientos NC se consideran relacionados con conmutación microscópica paredes dominio en películas FE delgadas.

Abreviaturas

B⁺

Iones boro (Boron ions)

EOT

Espesor óxido equivalente (Equivalent oxide thickness)

FETs

Transistores efecto campo (Field-effect transistors)

HZO

HfZrOx

IC

Circuito integrado (Integrated circuit)

I-MOS

Metal-óxido-semiconductor ionización impacto (Impact ionization metal-oxide-semiconductor)

MOS

Metal-óxido-semiconductor (Metal oxide semiconductor)

NC

Capacitancia negativa (Negative capacitance)

NCFET

Transistor efecto campo capacitancia negativa (Negative capacitance field-effect transistor)

NEMFET

FET nano-electro-mecánico (Nano-electro mechanical FET)

S/D

Fuente/drenaje (Source/drain)

SS

Swing subumbral (Subthreshold swing)