Estudio comparativo de transistores de efecto de campo de capacitancia negativa con diferentes capacitancias MOS

Resumen

Demostramos el efecto de capacitancia negativa (NC) de HfZrO _x transistores de efecto de campo (FET) basados en los experimentos. I mejorado _DS , SS y G _m de NCFET en comparación con el semiconductor de óxido metálico de control (MOS) FET. En este experimento, los transistores MIS inferiores con diferentes tiempos de pasivación son equivalentes a los dispositivos NC con diferentes capacitancias MOS. Mientras tanto, las propiedades eléctricas de NCFET con pasivación de 40 min son superiores a las de NCFET con pasivación de 60 min debido a la buena correspondencia entre C _FE y C _MOS . Aunque no se logra SS de menos de 60 mV / década, se obtienen las características de transferencia no histeréticas beneficiosas para las aplicaciones lógicas.

Introducción

Con la reducción del transistor, el nivel de integración del circuito integrado (IC) está creciendo continuamente. Es urgente resolver un problema de disipación de energía que lo acompaña. Para evitar este problema, debe reducirse la tensión de funcionamiento del transistor [1]. La oscilación del subumbral (SS) del MOSFET no puede estar por debajo de 60 mV / década a temperatura ambiente, lo que restringe la reducción del voltaje umbral V _TH y tensión de alimentación V _DD [2]. Se han dedicado muchos esfuerzos a la investigación y el desarrollo de dispositivos con mecanismos novedosos de transporte y conmutación para superar el límite de Boltzmann, incluido el transistor de efecto de campo de capacitancia negativa (NCEFT) [3, 4], puerta resistiva FET [5], nano- FET electromecánico (NEMFET) [6, 7], semiconductor de óxido metálico de ionización por impacto (I-MOS) [8, 9] y FET tunelizado [10, 11]. Entre ellos, NCFET ha despertado mucha atención porque puede lograr un SS pronunciado sin perder la corriente de excitación [12,13,14,15]. Dopado HfO ₂ (por ejemplo, HfZrO _x (HZO) y HfSiO _x ) se ha utilizado ampliamente en NCFET [4, 16, 17]; es compatible con el proceso CMOS [18]. Un estudio teórico ha demostrado que la histéresis no deseada se produce debido a una capacitancia ferroeléctrica incomparable C _FE a la capacitancia subyacente del MOS C _MOS en NCFET [19]. Sin embargo, el efecto de la coincidencia entre C _FE y C _MOS sobre las características eléctricas de los NCFET sigue siendo una preocupación en los experimentos.

En este trabajo se estudian las características eléctricas de los FET NC Ge con diferentes capacitancias MOS en función de las diferentes coincidencias entre C _FE y C _MOS . Aunque no aparece SS menor a 60 mV / década, se obtienen las características de transferencia sin histéresis y mejores propiedades eléctricas. Picos aparentes de C _FE versus V _FE Las curvas demuestran el efecto NC de los NCFET basados en HZO. La mejor coincidencia de C _FE y C _MOS contribuye a una SS más pronunciada y a una mayor corriente, lo que es beneficioso para las aplicaciones lógicas.

Métodos

El proceso de fabricación de claves de Ge NCFET se muestra en la Fig. 1a. Se utilizaron obleas n-Ge (001) de cuatro pulgadas con una resistividad de 0.088-0.14 Ω · cm como sustratos de partida. Después de la limpieza previa a la compuerta, las obleas de Ge se cargaron en una cámara de vacío ultra alto para la pasivación de la superficie usando Si ₂ H ₆ . Se utilizaron dos duraciones de pasivación de 40 y 60 min. Luego, TaN / HZO / TaN / HfO ₂ se depositó la pila. Los espesores del HfO ₂ La capa dieléctrica y la capa HZO FE son 4,35 y 4,5 nm, respectivamente. Después del modelado y grabado de la puerta, se implantaron regiones de fuente / drenaje (S / D) utilizando iones de boro (B ⁺ ) a una energía de 30 keV y una dosis de 1 × 10 ¹⁵ cm ⁻² . El níquel metálico S / D se formó mediante un proceso de despegue. Finalmente, se llevó a cabo un recocido térmico rápido a 450 ° C durante 30 s. Controle MOSFET con TaN / HfO ₂ También se fabricó una pila. Las Figuras 1b yc muestran los esquemas del NCFET fabricado y el MOSFET de control, respectivamente. La compuerta de metal interna en el NCFET fabricado contrarresta el potencial en la superficie del canal, que se denomina estructura MFMIS.

un Pasos clave del proceso de dispositivos NC fabricados. Los esquemas de la b fabricada NCFET y c controlar MOSFET

Resultados y discusión

La Figura 2a traza el I medido _DS - V _GS curvas de un par de NCFET y control MOSFET con 40 min de pasivación de superficie. Ambos dispositivos tienen una longitud de puerta L _G de 3,5 μm. El dispositivo NC con pasivación de 40 min tiene una I significativamente mejorada _DS que el control MOSFET. Las curvas de transferencia de NCFET exhiben una característica no histerética. Punto SS versus I _DS Las curvas de la Fig. 2b muestran que el transistor NC ha mejorado SS sobre el dispositivo de control, aunque no aparece SS de menos de 60 mV / década. La Figura 2c muestra que el transistor NC obtiene una transconductancia lineal mejorada significativamente G _m sobre el dispositivo de control en V _DS de - 0.05 V. La Figura 3 compara los rendimientos eléctricos de NCFET y control MOSFET con pasivación de superficie durante 60 min. Del mismo modo, el I _DS , punto SS y G _m de NCFET son superiores a los de control MOSFET.

un El I medido _DS - V _GS curvas del NCFET y control MOSFET con pasivación de 40 min. Comparación de b punto SS versus I _DS y c G _m características entre NC FET y control MOSFET

un El I medido _DS - V _GS curvas del NCFET y control MOSFET con pasivación de 60 min. Comparación de b punto SS versus I _DS y c G _m características entre NCFET y control MOSFET

La Figura 4a muestra los resultados estadísticos de la corriente de excitación de los NCFET y los MOSFET de control en V _DS de - 0,05 V y V _GS - V _TH =- 1.0 V. Los NCFET demuestran una mejora del 18,7% y del 35,6% en I _DS para la pasivación superficial de 60 min y 40 min, respectivamente, en comparación con los dispositivos de control. Se especula que los NCFET pasivados durante 40 minutos tienen una mejor coincidencia entre C _MOS y C _FE sobre los dispositivos NC con 60 min. La figura 4b muestra que los NCFET obtienen una mejora del 26,4% y del 51,3% en la transconductancia máxima G _{m, máximo} durante 60 min y 40 min de pasivación superficial, respectivamente, en comparación con los dispositivos de control. Se ve que los MOSFET de control con pasivación de superficie durante 40 min tienen un I superior _DS y G _{m, máximo} que los dispositivos pasivados durante 60 minutos, lo que se debe a que la C _MOS inducida por el menor espesor de óxido equivalente ( E _OT ). La puerta metálica interna proporciona un plano equipotencial; el dispositivo se puede modelar de manera equivalente como un divisor de voltaje capacitivo. La capacitancia total C _G es una serie de C _FE y C _MOS . El voltaje de la puerta interna se amplifica debido al efecto NC. El coeficiente de amplificación de voltaje interno β =∣ C _FE ∣ / ∣ C _FE ∣ - C _MOS obtiene el máximo cuando | C _MOS | =| C _FE | [20, 21]. Lograr la coincidencia optimizada de C _FE y C _MOS es el requisito previo para la mejora de la corriente.

La a estadística yo _DS y b G _m resultados de NCFET y MOSFET de control con duraciones de pasivación de 40 y 60 minutos

El V extraído _int versus voltaje de puerta V _GS las curvas se muestran en la Fig. 5a. V _int del transistor NC se puede extraer teniendo en cuenta la hipótesis de que I _DS - V _int La curva del transistor NC es exactamente idéntica a I _DS - V _GS curva del dispositivo de control. El coeficiente de amplificación de voltaje interno dV _int / dV _GS se muestra en la Fig. 5b. d V _int / d V _GS> 1 se logra en el amplio rango de barrido de V _GS para el NCFET con pasivación de superficie de 40 min, lo que contribuye a una SS más pronunciada que el dispositivo de control durante el proceso de medición, que se debe a la conmutación de polarización local [22]. Es consistente con los resultados antes mencionados en la Fig. 2b. Para el NCFET con pasivación de 60 min, el coeficiente de amplificación de voltaje interno d V _int / d V _GS> 1 se logra durante el rango de V _GS <0 V para el doble barrido de V _GS , que está de acuerdo con el SS elevado en la Fig. 3b.

un V extraído _int en función de V _GS curvas. b El coeficiente de amplificación de voltaje interno versus V _GS curvas

La figura 6a muestra la C extraída _MOS versus V _GS curvas para el transistor NC, que se basa en el V _int - V _GS en la Fig. 5a y la C _G - V _GS curvas de control MOSFET. La C extraída _MOS está de acuerdo con la C medida _G. Por tanto, se demuestra la validez del método de cálculo. La C _FE y C _MOS versus V _FE las curvas se muestran en la Fig. 6b. Desde el inicio del efecto NC, el valor absoluto de C negativo _FE del transistor excede C _MOS para doble barrido de V _GS todo el tiempo en la Fig. 6b. | C _FE |> C _MOS y C _FE <0 puede causar características sin histéresis y la coincidencia de C _MOS y C _FE es beneficioso para las aplicaciones lógicas [23, 24]. Características libres de histéresis en las Figs. 2a y 3a se atribuyen a todas las coincidencias de dominios y captura de carga inhibida [25]. La conmutación de polarización estable es responsable de las características no histeréticas [26]. Además, la gran ganancia de puerta interna d V _int / d V _G> 1 se atribuye a la ligera discrepancia entre | C _FE | y C _MOS en la región de subumbral, lo que resulta en la SS pronunciada del dispositivo NC. Mientras tanto, hay una mejor coincidencia entre C _FE y C _MOS para el NCFET con pasivación de 40 min que el NCFET con pasivación de 60 min. Por lo tanto, esto proporciona evidencia directa para indicar que el NCFET con pasivación de 40 min posee un mejor rendimiento eléctrico que el NCFET con pasivación de 60 min. La polarización FE cambia el V _FE; por tanto, la carga de FE varía. La carga total se multiplica, lo que se atribuye a la polarización FE además del incremento de V _GS . En otras palabras, para el V dado _GS , la carga en el canal aumenta, por lo que I _DS mejora. Como consecuencia, la característica de transferencia SS pronunciada aparece en los experimentos.

un Medido C _G y extrajo C _MOS en función de V _GS . b C _FE y C _MOS versus V _FE curvas

Conclusiones

Las características de transferencia sin histéresis se obtienen para los NCFET con pasivación de 40 y 60 min. Los pFET de NC Ge con pasivación de 40 min tienen mejores características eléctricas que el dispositivo NC con pasivación de 60 min en los experimentos. También demostramos el efecto NC de los NCFET basados en HZO. Para NCFET, la SS empinada y d V _int / d V _GS> 1 se obtienen. El NCFET con pasivación de 40 min ha logrado una buena correspondencia entre C _FE y C _MOS , que contribuye a las características no histeréticas. Se considera que los diferentes comportamientos de NC están relacionados con el cambio de la pared del dominio microscópico en las películas delgadas de FE.

Disponibilidad de datos y materiales

Los conjuntos de datos que respaldan las conclusiones de este artículo se incluyen en el artículo.

Abreviaturas

B ⁺ :: Iones de boro
E _OT :: Espesor de óxido equivalente
FET:: Transistores de efecto de campo
HZO:: HfZrO _x
IC:: Circuito integrado
I-MOS:: Semiconductor de óxido de metal de ionización por impacto
MOS:: Semiconductor de óxido de metal
NC:: Capacitancia negativa
NCFET:: Transistor de efecto de campo de capacitancia negativa
NEMFET:: FET nanoelectromecánico
S / D:: Fuente / drenaje
SS:: Oscilación del subumbral

Mejora de fotoluminiscencia inducida por estados de superficie de puntos de carbono dopados con nitrógeno mediante postratamientos Rendimiento óptico de matrices de nanorod de AlGaN fabricadas de arriba hacia abajo con pozos cuánticos múltiples incrustados

Nanomateriales

Materiales poliméricos

Biologicos

Teñir

Especias