Prueba de confiabilidad del nivel de oblea conectada por software

Una medida clave que impulsa el rendimiento de los circuitos integrados (CI) de semiconductores es la confiabilidad. A medida que los circuitos integrados se vuelven cada vez más pequeños y la complejidad de los chips aumenta, los fabricantes deben asegurarse de que puedan continuar brindando el mismo nivel de confiabilidad a sus clientes para aplicaciones finales de misión crítica.

Si bien las pruebas de confiabilidad a nivel de oblea se han utilizado durante mucho tiempo para proporcionar información sobre la variabilidad en los procesos y la degradación, estas mayores demandas de las nuevas tendencias tecnológicas y la complejidad del chip impulsan a los ingenieros a buscar métodos para aumentar la confiabilidad de los datos de prueba y reducir los costos. Los enfoques actuales hacen concesiones entre el número de canales y la flexibilidad, pero es necesario un enfoque paralelo por pin para abordar ambos.

Resumen de la prueba de confiabilidad del nivel de obleas (WLR)

A lo largo de la vida útil de un IC, hay dos momentos claros en los que se espera una mayor tasa de fallas:al principio con defectos durante el proceso de fabricación y al final cuando el IC comienza a desgastarse. Las optimizaciones del proceso de producción aumentan el rendimiento, pero no ayudan a comprender qué hace que los productos se desgasten antes de lo esperado. Las pruebas de confiabilidad brindan información sobre qué procesos o mecanismos podrían causar una falla prematura de IC y estiman la vida útil de un IC.

El método típico utilizado en las pruebas de confiabilidad implica operar el dispositivo en sus límites utilizables (a menudo alrededor de la temperatura y el voltaje) para obligarlo a desgastarse y modelar su vida útil contra los mecanismos de falla conocidos. Estas pruebas se realizan en estructuras integradas en la oblea para recopilar datos y garantizar que se pueda realizar antes en el proceso de fabricación.

Configuración de prueba

La mecánica de falla que generalmente se prueba cumple con los estándares del Consejo Conjunto de Ingeniería de Dispositivos Electrónicos (JEDEC) para tensiones WLR comunes. Incluyen la ruptura dieléctrica dependiente del tiempo (TDDB), la degradación inducida por portadores calientes (HCI) y las inestabilidades de temperatura de polarización (BTI/NTBI). La configuración del cableado para probar estos mecanismos en transistores en una oblea incluye cuatro unidades de medida de fuente (SMU), cada una vinculada a la .