Dominando la alimentación de PCB de alta velocidad: Análisis y eliminación de impedancia para un rendimiento fiable

Con el aumento de la complejidad del diseño de PCB, una alimentación estable y fiable se ha convertido en una nueva tendencia de investigación en diseño de PCB de alta velocidad. Especialmente cuando el número de componentes conmutados aumenta constantemente y el Vcore disminuye, la fluctuación de la alimentación puede tener una influencia letal en el sistema. Por tanto, mantener la estabilidad del sistema de alimentación es un punto clave en el diseño de PCB de alta velocidad.

Sin embargo, debido a la existencia de impedancia en el sistema de alimentación, la corriente transitoria de carga genera una caída de voltaje relativamente grande en la impedancia, lo que provoca inestabilidad. Para garantizar que la alimentación normal llegue a cada componente desde el principio hasta el final, la impedancia del sistema debe controlarse, es decir, reducirse al máximo.

La aplicación de condensadores de desacoplo es una forma eficaz de suprimir la impedancia. Este artículo analiza las razones de la supresión de impedancia mediante condensadores de desacoplo y enumera métodos de selección. Además, investiga cómo determinar la posición del condensador de desacoplo basándose en análisis armónico para maximizar la supresión de impedancia.

Análisis de impedancia

La alimentación y la tierra pueden considerarse un gran condensador de placas cuya capacitancia se calcula con la fórmula C = k·A·r / d.

En esta fórmula, k = 0,2249 pulg; A es el área paralela entre los dos planos; r es la constante dieléctrica del medio (4,5 para FR4 común); d es la distancia entre alimentación y tierra. Tomando un PCB de 2×1 pulg como ejemplo, la capacitancia del condensador formado por alimentación y tierra con área paralela de 20 mils es aproximadamente 0,2249×4,5×2×1/0,02 = 101,2 pF. Esto indica que la capacitancia de desacoplo intrínseca es muy pequeña, por lo que la impedancia correspondiente es muy grande, generalmente varios ohmios. Por tanto, es insuficiente reducir la impedancia solo con el autodesacoplo del sistema.

Se utiliza la herramienta de simulación SIWAVE (nivel 2,5D) para simular la impedancia en el dispositivo activo. Se selecciona la red de alimentación y tierra U41 para calcular parámetros XYZ con barrido de 0 a 1 GHz, obteniendo la curva de impedancia de la Figura 1.

En el diagrama se observa que la curva de impedancia varía con la frecuencia, cambiando bruscamente en los puntos de inflexión a 670 MHz, 730 MHz y 870 MHz.

Métodos de supresión

Análisis teórico de supresión de impedancia por condensador de desacoplo

Dado que no es posible reducir la impedancia mediante el desacoplo intrínseco de la alimentación, se deben aplicar condensadores de desacoplo.

La Figura 2 muestra un diagrama del sistema de alimentación compuesto. La Figura 3 representa este sistema en un modelo equivalente.

El circuito puede representarse por la fórmula V = Z·I. Se debe lograr que, incluso si la corriente transitoria de carga cambia mucho entre los puntos A y B, el cambio de voltaje entre ellos sea muy pequeño. Según la fórmula, esto solo es posible si el valor de la impedancia (Z) es lo suficientemente pequeño. En la Figura 3, la aplicación del condensador de desacoplo ayuda a lograr este objetivo, demostrando que el condensador reduce la impedancia desde la perspectiva de equivalencia. Además, desde los principios de circuitos, la misma conclusión se mantiene: el condensador presenta baja impedancia a señales de CA, por lo que su participación disminuye la impedancia de CA en el sistema de alimentación.

Selección de la capacitancia del condensador de desacoplo

No existe un condensador ideal; siempre tiene parámetros parásitos. La mayor influencia en el rendimiento a alta frecuencia proviene de ESR (resistencia serie equivalente) y ESL (inductancia serie equivalente). La Figura 4 muestra el modelo equivalente considerando parámetros parásitos.

El condensador también puede considerarse un circuito armónico en serie con frecuencia armónica f = 1/(2π√(LC)). A baja frecuencia muestra comportamiento capacitivo; al aumentar la frecuencia, muestra comportamiento inductivo. Es decir, su impedancia primero sube y luego baja con la frecuencia, alcanzando el mínimo en la frecuencia de resonancia serie f₀. En ese momento, la reactancia capacitiva e inductiva se compensan, equivaliendo la impedancia a ESR con la menor resistencia equivalente. La curva frecuencia-impedancia se muestra en la Figura 5.

Por tanto, al seleccionar condensadores, la frecuencia de resonancia del condensador elegido debe estar próxima a la frecuencia que sufrirá desacoplo. Su comportamiento capacitivo debe aprovecharse plenamente antes de su propia frecuencia de resonancia.

La tabla siguiente muestra diferentes capacitancias con sus frecuencias de resonancia para encapsulados DIP y SMT.

Generalmente, se requiere aprovechar las propiedades armónicas de los condensadores de desacoplo y obtener la impedancia de entrada más baja mediante combinación en paralelo. La respuesta en frecuencia en paralelo de condensadores del mismo tipo se ilustra en la Figura 6.

Con este método, el ESR y ESL equivalentes se reducen considerablemente. Para n condensadores iguales, la capacitancia equivalente es nC, la inductancia equivalente L/n, el ESR equivalente R/n. La frecuencia de resonancia no cambia. Se observa que, al tener la misma frecuencia de resonancia, cuantos más condensadores en paralelo, menor la impedancia en zonas capacitiva e inductiva, manteniendo el punto de resonancia.

En conclusión, al seleccionar condensadores de desacoplo, la frecuencia de desacoplo debe considerarse como el punto de resonancia del condensador para elegir el adecuado. Además, la aplicación en paralelo de múltiples condensadores de igual capacitancia mejora la capacidad de desacoplo y reduce la impedancia.

Determinación de las posiciones de los condensadores de desacoplo

Tras la selección, hay que considerar sus posiciones. Los planos de alimentación y tierra pueden verse como una red de múltiples inductores y condensadores o una cavidad resonante. A cierta frecuencia, se produce resonancia entre inductores y condensadores, influyendo en la impedancia. Al aumentar la frecuencia, la impedancia cambia constantemente, especialmente cuando la resonancia en paralelo es notable, la impedancia aumenta notablemente. Por tanto, las posiciones específicas deben determinarse junto con el análisis armónico del PCB.

Con la función de análisis de resonancia de SIWAVE, se obtienen parámetros equivalentes (resistencia, capacitancia, inductancia). Además, se realiza análisis de resonancia del PCB, obteniendo el modo de resonancia en diferentes puntos de frecuencia, como se muestra en la Figura 7.

Combinado con la Figura 1, se observa que varios puntos de frecuencia con impedancia relativamente alta coinciden con puntos donde se genera resonancia. Por tanto, con el resultado del análisis de resonancia, se concluye que en áreas con resonancia severa se deben colocar condensadores de desacoplo con capacitancia adecuada para reducir la impedancia.

Tomando el punto de frecuencia de 673 MHz como ejemplo, se colocan condensadores en paralelo para que la resonancia desaparezca y la impedancia correspondiente sea suprimida, como muestra la Figura 8.

Basándose en el análisis de resonancia del PCB, se determinan las posiciones donde ocurre resonancia, colocando en paralelo condensadores de tamaño adecuado para suprimir la impedancia.

Recursos útiles:
• Elementos que afectan la impedancia característica de PCB y soluciones
• Control de impedancia en diseño de PCB de circuitos digitales de alta velocidad
• Consideraciones de diseño de impedancia para PCB flex-rígido
• Control de impedancia de vias y su influencia en la integridad de señal
• Servicio completo de fabricación de PCB de PCBCart - Múltiples opciones de valor añadido
• Servicio avanzado de ensamblaje de PCB de PCBCart - Desde 1 unidad