Optimización del diseño de PCB de alta velocidad: Afrontando los desafíos de integridad de señal

Con el progreso constante de las tecnologías electrónicas, el aumento de la alta frecuencia del reloj en el sistema digital, el tiempo de flanco de subida cada vez más corto, el sistema PCB se ha convertido en una estructura de sistema con alto rendimiento, mucho más que solo una plataforma que soporta componentes. Desde la perspectiva del rendimiento eléctrico, la interconexión entre señales de alta velocidad ya no es expedita o transparente y la influencia de la interconexión entre pistas en PCB de alta velocidad y las propiedades del plano de la placa no pueden descuidarse por más tiempo. Tratar con éxito los problemas de integridad de señal, incluyendo reflexión, crosstalk, retardo y matching de impedancia causados por la interconexión de señales de alta velocidad y asegurar la calidad de la transmisión de señal determina el éxito del diseño.

Teoría básica de integridad de señal en PCB

Circuito de alta velocidad y su principio de determinación

El término definitorio de circuito de alta velocidad viene principalmente en dos versiones. Por un lado, en un circuito, cuando el retardo de señales digitales en líneas de transmisión es más del 20% del tiempo de flanco de subida, este circuito puede considerarse como un circuito de alta velocidad. Por otro lado, en un circuito, cuando la frecuencia del circuito analógico digital alcanza o supera los 45 MHz a 50 MHz, el circuito se considera de alta velocidad.

Básicamente, si L (longitud de pistas) es más que T_r, el circuito se considera de alta velocidad; si L es menos que T_r, el circuito se considera de baja velocidad. Aquí, T_r se refiere al tiempo de flanco de subida del pulso.

Velocidad de transmisión de señal y tiempo de flanco de subida del pulso

La velocidad de transmisión de señal en el aire es 3 x 10⁸ m/s; la constante dieléctrica del FR4 que es el material del PCB se muestra como ε_r que es 4. La velocidad de transmisión de señal en el PCB puede calcularse usando la Fórmula .

V_p es igual a 15 cm/ns, aproximadamente 6 pulg/ns. El tiempo de flanco de subida del pulso T_r=1/(10 x f_clk) y el tiempo de flanco de subida de señal de 100 MHz es 1 ns. Cuando el retardo de señales en el enrutado de PCB es más del 20% del tiempo de flanco de subida, ocurrirá calling obvio en las señales. Para onda cuadrada cuyo tiempo de subida es 1 ns (100 MHz), cuando la longitud de enrutado de PCB es más de 0,2 ns x 6 = 1,2 pulg, ocurrirá calling serio en las señales. Por tanto, la longitud crítica es 1,2 pulg (aproximadamente 3 cm).

Impedancia característica

La impedancia característica es un parámetro importante en el matching de impedancia que influye en la reflexión, calling, overshoot y undershoot y se relaciona directamente con la integridad de la transmisión de señal de alta velocidad, lo cual es muy importante en el diseño de alta velocidad.

Las señales se transmiten a lo largo de líneas de transmisión, cuya relación entre voltaje y corriente se considera impedancia transitoria. La impedancia transitoria en líneas de transmisión se calcula por la Fórmula . En esta fórmula, C_l se refiere a la capacidad por cada unidad de longitud cuya unidad es pF/pulg (usualmente 3,3 pF/pulg). Cuando la impedancia transitoria a lo largo de las líneas de transmisión es un valor constante, este valor se considera la impedancia característica en las líneas de transmisión. Para líneas microstrip y stripline en PCB, su impedancia característica puede calcularse con la herramienta de diseño de líneas de transmisión Polar Si9000, que se muestra en la Figura 1.

Elementos que influyen en la integridad de señal y soluciones

Matching de impedancia

El matching de impedancia es requerido en el diseño de circuitos de alta velocidad para asegurar una transmisión de datos rápida y correcta. El sistema de acumulación de datos generalmente está compuesto por sensor, instrumento de acondicionamiento de señal, chip de acumulación de datos AD, FPGA y SDRAM, como se muestra en la Figura 2.

Se aplica AD9649 como chip AD con una alimentación de 1,8 V y muestreo paralelo por línea de datos de 14 bits. La frecuencia de muestreo se establece en 20 M. Se elige PCI9054 como chip de interfaz PCI, soportando transmisión de datos DMA. Se elige 93LC66B como chip de configuración PCI. Se aplica HY57V561620FTP-H como almacenamiento de datos, consistiendo en 4 BANKs cada uno con espacio de memoria de 4M x 16 bits, 13 líneas de dirección de fila y 9 líneas de dirección de columna. Se elige EP1C6F256C8 por FPGA con un voltaje de terminal de 3,3 V y voltaje de núcleo de 1,5 V. El ancho del bus PCI es de 32 bits con reloj de 33 MHz elegido como reloj de escritura y lectura y la velocidad máxima de escritura y lectura alcanza 132 MByte por segundo, capaz de soportar la transmisión de alta velocidad de datos acumulados.

Los siguientes elementos deben tenerse en cuenta en el proceso de diseño de PCBs:

a. Separación de tierra digital y analógica

Como parte mixta de digital y analógico, AD es uno de los puntos clave en el diseño de PCB. Debido a la alta frecuencia de la parte digital, la parte analógica es bastante sensible a la interferencia. Si no se implementa un procesamiento adecuado, las señales digitales tenderán a interferir con las señales analógicas, de modo que ocurrirán problemas de EMI. Los principios correctos que los diseñadores deben seguir son: primero, la tierra digital y analógica deben dividirse en el PCB con señales mixtas; segundo, los componentes electrónicos analógicos y digitales se clasifican con la tierra analógica distribuida en el área analógica y la tierra digital distribuida en el área digital; tercero, la tierra analógica y digital se conectan con cuentas magnéticas alrededor de la región de segmentación. Estas medidas son capaces de implementar la separación entre tierra digital y analógica.

b. Matching de impedancia en SDRAM

Se aplica SDRAM en el sistema de acumulación de datos y el manual indica claramente que las líneas de datos conectadas con FPGA tienen que configurarse con matching de impedancia de 50 Ω para asegurar la transmisión de alta velocidad, como se muestra en la Figura 3.

Después de que el FPGA escribe los datos acumulados en la SDRAM, el refresco tiene que realizarse constantemente para mantener los datos y el período de refresco de cada fila tiene que ser más rápido que 64 milisegundos.

Los pasos de matching de impedancia por el software Polar Si9000 se muestran a continuación:

a. Líneas de señal de alta velocidad

Las líneas de señal de alta velocidad deben cruzar la superficie superior del PCB y se deben evitar los agujeros en la medida de lo posible. Se elige el modelo de estructura de línea microstrip en el software, como se muestra en la Figura 4.

El matching de impedancia de 50 Ω se realiza generalmente en enrutado de terminal único y el matching de impedancia de 90 Ω se realiza generalmente en enrutado diferencial (como USB2.0 D+, D-).

b. Parámetros de fabricación

El valor necesario de matching de impedancia y los valores específicos de la técnica de fabricación de PCB se rellenan en la interfaz del software con parámetros incluyendo espesor dieléctrico, constante dieléctrica del material de PCB, espesor de lámina de cobre, espesor de aceite verde y constante dieléctrica del aceite verde.

Elemento	Descripción	Valor de referencia y calculado
H1	Espesor dieléctrico (PP o material de placa)	3,5-8,5 mil
Er1	Constante dieléctrica del material de placa	4-4,6
W1	Ancho de enrutado de señal	Basado en valor de impedancia
C1	Espesor de aceite verde del material de sustrato	0,8 mil
C2	Espesor de aceite verde en cobre	0,5 mil
CEr	Constante dieléctrica del aceite verde	3,3
Zo	Valor de impedancia a igualar	Terminal único: 50 Ω Diferencial: 90 Ω

Los parámetros específicos de la técnica de fabricación pueden conocerse mediante comunicación con el fabricante de PCB para que se pueda calcular el ancho de pistas. Para líneas microstrip diferenciales, la distancia entre pistas (S1) también debe calcularse.

c. Ajuste de parámetros

Si el ancho calculado de pistas es relativamente grande y el enrutado de PCB no puede completarse, se debe hacer más comunicación con los fabricantes de PCB para ajustar los parámetros en la técnica de fabricación con el requisito de diseño cumplido.

Crosstalk

El crosstalk se refiere a la interferencia de ruido de voltaje inesperado en líneas de transmisión adyacentes como resultado del acoplamiento electromagnético cuando las señales se transmiten en las líneas de transmisión. Demasiado crosstalk puede llevar a un disparo falso del circuito, de modo que el sistema no funcione normalmente. El crosstalk se genera por acoplamiento electromagnético y el acoplamiento se divide en acoplamiento capacitivo e inductivo. El primero es en realidad interferencia electromagnética liderada por corriente inductiva causada como resultado del cambio de voltaje en la fuente de interferencia, mientras que el segundo es en realidad interferencia electromagnética liderada por voltaje inductivo causado como resultado del cambio de corriente en la fuente de interferencia. A medida que cambia el estado de la fuente de interferencia, se generará una serie de pulsos de interferencia en los objetos interferidos, lo cual es muy común en sistemas de alta velocidad.

Las medidas para tratar el crosstalk se muestran a continuación:
a. La ortogonalidad debe mantenerse en las direcciones de enrutado entre planos adyacentes. La misma dirección debe evitarse en planos adyacentes con diferentes líneas de señal para reducir el crosstalk. Especialmente cuando la velocidad de señal es relativamente alta, se debe considerar la tierra para separar planos de enrutado y las líneas de señal deben separarse por líneas de señal de tierra.
b. Para reducir el crosstalk entre líneas, el espaciado entre líneas debe ser lo suficientemente grande. Cuando la distancia entre centros de líneas no es menor que tres veces el ancho de línea, el 70% del campo eléctrico puede detenerse de la interferencia mutua, lo que es el principio 3W.
c. En la situación donde las líneas de señal de alta velocidad cumplen el requisito, el matching puede accederse al terminal de unión para reducir o eliminar la reflexión y disminuir el crosstalk.

Aplicación del método de diseño de integridad de señal

En el proceso de diseño de PCB, muchas reglas de diseño se han resumido basándose en la teoría de integridad de señal. Con referencia a estas reglas de diseño de PCB, la integridad de señal puede obtenerse mejor. En el proceso de diseño de PCB, la información de diseño debe conocerse en detalle, incluyendo:
a. Posición de diseño de componentes, si hay requisitos especiales en componentes con gran potencia y disipación de calor en componentes de chip.
b. Clasificación de señales, velocidad, dirección de transmisión y requisito de matching de impedancia.
c. Capacidad de conducción de señal, señal clave y medidas de protección.
d. Tipos de alimentación, tierra, requisito de límite de ruido de alimentación y tierra, configuración de plano de alimentación y tierra y división.
e. Tipo y velocidad de líneas de reloj, fuente de líneas de reloj, dirección, requisito de retardo de reloj y requisito máximo de enrutado.

Recursos útiles:
• 3 técnicas de enrutado en diseño de circuito de señal de alta velocidad PCB
• Método de supresión de reflexión de señal en diseño de PCB de alta velocidad
• Análisis de integridad de señal y diseño PCB en circuitos mixtos digitales-analógicos de alta velocidad
• Control de impedancia de vías y su influencia en la integridad de señal en diseño de PCB
• Servicio completo de fabricación de PCB de PCBCart - Múltiples opciones de valor añadido
• Servicio avanzado de montaje de PCB de PCBCart - A partir de 1 pieza