Diseño PCB alta velocidad: Procesamiento de señales diferenciales y verificación por simulación

Influencia del retardo relativo en señales

Las señales transmitidas en líneas diferenciales contienen componente modo diferencial y modo común.

Voltaje diferencial V_diff = V₁ - V₂. Voltaje modo común = (V₁ + V₂)/2 . Por tanto, cambio voltaje en una línea influye simultáneamente en modo diferencial y común. Se usa software gráfico para dibujar funciones matemáticas y estudiar influencia en cada modo. Para investigación, señales simuladas en onda trapezoidal con mismos tiempos subida/bajada.

Influencia en señales diferenciales

Señal terminal positiva, negativa y diferencial en Figura 1 (línea continua = onda diferencial).

Si hay desfase de fase de positiva a negativa, cambia diferencia en flanco subida/bajada, variando con fase. T_r = menor tiempo entre subida y bajada. Cuando desfase <0,2 T_r, distorsión pequeña; aumento desfase causa fuerte distorsión onda diferencial. Si desfase > T_r, área no monotona en onda (línea recta). En señales prácticas, por reflexiones, grandes subidas/bajadas en área no monotona forman pulso interferencia, causando disparo falso, lo que debe evitarse. Además, flanco superior onda diferencial se vuelve lento con aumento desfase, pudiendo causar tiempo establecimiento insuficiente para señal datos y tiempo retención insuficiente para reloj.

Influencia en señal modo común

Desfase terminal única no influye onda diferencial pero cambia onda modo común. Cuando desfase en terminal positiva, onda modo común cambia. Rango fluctuación relacionado con cantidad desfase. Desfase 0,05T_r, 0,1T_r, 0,2T_r, 0,5T_r → fluctuación 5%, 10%, 20%, 50% rango original. Desfase ≥ T_r → fluctuación ~100% (máximo). Cambio modo común puede causar problema EMI y, al no recibirse modo común en receptor, reflexión forma ringing. Por tanto, reducir fluctuación modo común lo máximo.

En conclusión, gran retardo relativo entre pares diferenciales puede causar disparo falso, reflexión, EMI y problemas secuenciación. Grado influencia depende factor escala compatible con T_r. Factor 0,05 → distorsión diferencial casi ignorable. Modo común: factor 0,05 → fluctuación voltaje ~5%. Incluso con reflexión total, voltaje reflexión apilado 10% fluctuación original, valor usualmente aceptable. Por tanto, en diseño PCB alta velocidad, retardo relativo en reglas enrutado puede fijarse 0,05 T_r para cumplir integridad señal.

Determinación de categoría retardo relativo

Clave: determinar T_r = menor valor entre tiempos subida/bajada señales diferenciales. Tiempo subida/bajada salida = combinación impedancia y capacitancia. Tiempo subida/bajada sin carga = inherente.

Tres métodos para obtener T_r:

• Obtener directamente de manuales componentes. Pero en la mayoría situaciones, parámetro no proporcionado.
• Obtener de palabras clave Ramp en modelo IBIS. Parámetros subida/bajada bajo Ramp medidos en puerto salida con resistor 50 Ω, usualmente 20%-80% tiempo voltaje final. Sin considerar influencia encapsulado, es estricto usar como T_r.
• Estimar según frecuencia reloj mínima/máxima salida. Flanco distribuido ~10% frecuencia reloj en sistemas digitales alta velocidad. T_r = T_clk × 10% (T_clk período mínimo).

Valor estimado por período reloj suele ser estricto porque parámetros parásitos encapsulado o carga componentes hacen tiempo subida/bajada inherente en transistores mucho más lento.

En trabajo práctico, diseñadores circuito no dan T_r a ingenieros layout, solo demandas ambiguas control isométrico diferencial. Tercer método da esquema simple a ingenieros layout con tal de obtener frecuencia reloj máxima en línea señal. Frecuencia reloj máxima es parámetro diseño más fiable para diseñadores circuito y suele suministrarse al inicio.

Tercer método suele dar lista valores referencia categoría control retardo relativo entre pares diferenciales, tabla abajo.

Verificación por simulación

Ejemplo: señal diferencial DQS entre TSM320 y MT41J256M16. Software Cadence simula transmisión DOS a memoria DRR3 para simular controlador memoria, analizar influencia en tiempo establecimiento/retención datos y verificar análisis. Circuito simulación Figura 2.

Según Figura 2: voltaje referencia pines salida 1,5 V; controlador memoria conectado directamente a memoria por ODT (On-Die Termination) con línea transmisión 800 mil; impedancia diferencial 100 Ω; frecuencia simulación 800 MHz. Línea 50 Ω en serie con terminal positiva DQS para simular discrepancia pares. En isométrico diferencial, longitud línea terminal única 50 Ω = 0 mil.

Simulación circuito isométrico. Figura 3: señal salida terminal positiva. Medición: tiempo subida ~216 ps, bajada 219 ps → T_r mínimo = 216 ps.

Figura 4: diagrama ojo señal datos DQ y señal gating DQS; tiempo establecimiento 205 ps, retención 337 ps. Según tasa rotación DQS/DQ y manual, tiempo establecimiento mínimo requerido 85 ps, retención 95 ps. Sobremedida establecimiento 120 ps, retención 242 ps.

Situaciones: desfase 0,05T_r, 0,2T_r, 0,5T_r en terminal positiva. Simulación con longitud línea terminal única 50 Ω = 60, 240, 600 mil. Formas onda diferencial y modo común (4 simulaciones) en Figuras 5 y 6.

Según Figura 5: distorsión mínima con retardos 0,05T_r y 0,2T_r. Especialmente 0,05T_r: desplazamiento ~5 ps onda diferencial vs sin retardo; sobremedida establecimiento +5 ps, retención -5 ps. Aunque retención disminuye, cantidad pequeña para 242 ps. Secuenciación evitable. Para 0,5T_r: desplazamiento DQS ~60 ps. Aunque dentro sobremedida, atención suficiente.

Según Figura 6: aumento desfase causa fluctuación periódica obvia y aumento gradual rango. Retardos 0,05T_r, 0,2T_r, 0,5T_r → pico modo común medido 61, 176, 430 mV (máximo 7× mínimo). Rango fluctuación máximo 4,3%, 12%, 29%.

En conclusión, resultado simulación compatible con análisis diagrama función matemática. Retardo relativo <0,05T_r → influencia pequeña.

Período reloj mínimo salida usado para estimar categoría control retardo. Manual: período mínimo 1,25 ns (800 MHz). Tabla 1: retardo relativo ≤6,3 ps, longitud 35 mil. Valor mucho menor que categoría 0,05T_r por simulación. Estimación conservadora, más específica que simulación.

Recursos útiles:
• Investigación diseño PCB alta velocidad en sistemas embebidos
• Cómo diseñar planos imagen para PCB alta velocidad
• Retos diseño PCB alta velocidad en integridad señal y soluciones
• Simulación PCB con OrCAD PSpice
• Servicio completo fabricación PCB PCBCart - Múltiples opciones valor añadido
• Servicio avanzado ensamblaje PCB PCBCart - Desde 1 unidad