Regulador de voltaje de alta estabilidad con mejora transitoria y aumento de PSR

Resumen

En este artículo se propone un regulador de voltaje (VR) de alta estabilidad, que integra mejora transitoria y protección contra sobrecorriente (OCP). Teniendo en cuenta las ventajas de rendimiento y área de dispositivos de bajo voltaje, la mayoría de las partes de control del VR propuesto se alimentan por el voltaje de salida regulado, lo que forma la técnica de autoalimentación (SPT) con aumento de rechazo de fuente de alimentación (PSR). Además, la estabilidad y la respuesta transitoria se mejoran mediante la técnica de carga dinámica (DLT). También se adopta un bucle de retroalimentación de sobrecorriente integrado para proteger el VR presentado de daños bajo situaciones de sobrecarga. El VR propuesto se implementa en una tecnología BCD estándar de 350 nm, cuyos resultados indican que el VR puede funcionar de manera estable con voltaje de entrada de 5.5–30 V, rango de carga de 0–30 mA y capacitor de salida de 0.1–3.3 μF. Se logra una regulación de línea de 2.98 μV/V y una regulación de carga de 0.233 mV/mA con un límite de corriente de 40 mA. El PSR es mejor que -64 dB hasta 10 MHz con un capacitor de salida de 0.1 μF.

Introducción

En diseños modernos de sistema en chip (SoC) a nanoescala, diferentes sub-bloques generalmente requieren diferentes rieles de suministro para lograr funciones específicas. Además, todo el sistema SoC puede necesitar operar bajo un amplio rango de voltaje de entrada y aún proporcionar alto rendimiento sin verse afectado por las condiciones cambiantes de suministro [1]. Por lo tanto, un regulador de voltaje (VR) de amplio rango de voltaje de entrada implementado en tecnología a nanoescala puede ser uno de los candidatos más adecuados para este tipo de aplicaciones. Comparado con su contraparte conmutada, como regulador conmutado y bomba de carga, el VR lineal tiene la ventaja de alta precisión, bajo ruido de salida y tamaño compacto. La mayoría de los VRs lineales realizan su función de regulación de voltaje con una sola fuente de voltaje, pero solo unos pocos pueden lograr la combinación de amplio rango de suministro de energía, bajo ruido, transitorio rápido, alta capacidad de carga y características de protección adicionales [2,3,4].

Para realizar un amplio rango de suministro de energía, la utilización de transistores que puedan soportar alta presión de voltaje es necesaria. Sin embargo, este tipo de transistores generalmente ocupa más área y tiene peor rendimiento en comparación con los transistores estándar. Dos de las soluciones existentes para reducir el uso de transistores de alto voltaje son el método del pre-regulador [5, 6] y el método de transistores de bajo voltaje apilados [7, 8]. El primero usa un pre-regulador adicional para proporcionar un voltaje de suministro interno para el regulador central. El segundo implementa transistores de bajo voltaje apilados bien diseñados para mantener los voltajes terminales de los transistores dentro del límite tecnológico [7]. Sin embargo, estos métodos limitan el margen de voltaje. Este artículo adopta la técnica de autoalimentación (SPT) para lograr un amplio rango de suministro de energía, lo que significa que la mayoría de los módulos centrales en el bucle de regulación se alimentan por el voltaje de salida regulado del VR propuesto [9]. Sin ningún circuito adicional, el rendimiento del VR puede mejorarse mediante SPT y también reducir el número de dispositivos de alto voltaje.

Al usar SPT, la primera etapa de ganancia del amplificador de error (EA) se alimenta por el voltaje de salida regulado del VR propuesto. Al diseñar cuidadosamente la segunda etapa de EA, el ruido de alta frecuencia del voltaje de entrada tiene poco impacto en el voltaje de salida del EA. Además, se adopta la arquitectura de transistor de potencia tipo N en este artículo. Por lo tanto, el regulador propuesto tiene alto rechazo de fuente de alimentación (PSR) y buen rendimiento de ruido [10,11,12,13,14,15].

La respuesta transitoria rápida también es un índice importante para medir el rendimiento de los VRs [16,17,18,19,20], que generalmente se logra agregando un bucle de aceleración adicional [21]. En este artículo, la mejora transitoria se realiza mediante la técnica de carga dinámica (DLT). Durante el procedimiento de respuesta transitoria, DLT introduce una corriente adicional que cambia correspondientemente con las condiciones de carga para actuar como una carga dinámica, mediante la cual se pueden suprimir el sobreimpulso y subimpulso del voltaje de salida regulado [9].

Con la ayuda de DLT, la estabilidad del bucle dentro de un amplio rango de carga se fortalece porque la corriente de carga adicional puede reducir la variación de la posición del polo no dominante. Para hacer el bucle estable, la compensación Miller con resistor de anulación también se usa para generar un polo de baja frecuencia y un cero adicional para compensar el polo de salida. Además, un resistor en serie con el capacitor de salida introduce otro cero para compensar el polo generado por la capacitancia parásita de compuerta del transistor de potencia [6, 9, 22, 23].

Finalmente, se diseña un bucle limitador de corriente integrado para evitar daño por sobrecorriente y mejorar la confiabilidad del VR propuesto [9, 24,25,26,27].

Este artículo se estructura de la siguiente manera. El principio y mecanismo del VR propuesto se ilustran en la sección "Método", incluyendo el circuito de protección contra sobrecorriente (OCP), el circuito DLT y de mejora transitoria, el método de aumento de estabilidad y el análisis de PSR. Los resultados de rendimiento y comparaciones con otras literaturas publicadas relacionadas se muestran en la sección "Resultados y Discusión". La sección "Conclusión" extrae la conclusión del VR propuesto.

Método

El circuito detallado del VR propuesto se muestra en Fig. 1. Transistores MOS de bajo voltaje estándar, transistores de alto voltaje, BJTs, transistores LDMOS tipo N de agotamiento (laterally diffused MOS) y diodos se denominan Mn, HVn, Qn, DNn y Dn, respectivamente en la figura, donde n es el número de secuencia del dispositivo relevante.

El VR propuesto incluye principalmente cinco submódulos: sesgo de corriente, OCP, DLT, EA y etapa de salida. El circuito de sesgo de corriente proporciona corriente de polarización para todo el sistema regulador [12, 14]. El voltaje de referencia puede generarse de muchas maneras diferentes [1], y el circuito detallado no se muestra aquí. Un bucle limitador de corriente integrado funciona como circuito OCP para limitar la corriente de carga a un valor preestablecido. El circuito de mejora transitoria, que se implementa mediante DLT, logra la supresión de sobreimpulso y subimpulso a través de cambiar adaptativamente la corriente de carga durante el procedimiento transitorio. El bucle de regulación de retroalimentación negativa se forma por EA y la etapa de potencia de salida para ajustar el voltaje de salida. Asumiendo que el voltaje de salida V_OUT y por lo tanto el voltaje de retroalimentación V_FB era menor que el valor deseado, el voltaje de compuerta del transistor de potencia DN1 sería elevado con la ayuda del bucle de regulación para aumentar el voltaje de salida, y viceversa. Finalmente, el voltaje de salida puede estabilizarse en

V_OUT ≈ V₁ = V_REF(R_f1 + R_f2)/R_f2 (1)

En Fig. 1, se puede notar que el voltaje de salida del VR propuesto también alimenta la primera etapa de ganancia de EA, lo que se denomina SPT. Con esta técnica de multiplexación de potencia, la mayoría de los dispositivos en el bucle de regulación pueden implementarse mediante dispositivos de bajo voltaje. Comparado con sus contrapartes de alto voltaje, los dispositivos de bajo voltaje tienen mayor rendimiento, menor costo y menor área, lo que hace que el bucle de regulación propuesto logre una buena capacidad de regulación mucho más fácilmente. En cuanto a la segunda etapa de EA, Q3 y Q4 se agregan para elevar el riel de suministro de tierra, lo que se adopta para limitar el voltaje drenaje-fuente de M7, V_{DS_M7}. En otras palabras, Q3 y Q4 pueden prevenir que M7 sufra gran presión de voltaje.

Por simplicidad, se usa el circuito simplificado para ilustrar las ideas de innovación en el análisis subsiguiente.

Circuito OCP Propuesto

La Figura 2 muestra el circuito OCP propuesto. El bucle limitador de corriente propuesto puede cambiar automáticamente el modo de operación según diferentes condiciones de carga. La corriente máxima del VR propuesto puede limitarse reduciendo el voltaje de compuerta del transistor de potencia cuando ocurre sobrecarga.

El mecanismo del OCP propuesto es el siguiente. El transistor de muestreo DN2 detecta proporcionalmente la corriente que fluye a través de DN1 que es aproximadamente igual a la corriente de carga I_Load, lo que hace que la caída de voltaje a través de R_S1, V_RS1, refleje el nivel de corriente de carga. Una vez que V_RS1 alcanza el voltaje de encendido de QS1, HV8 y HV9 formarán un espejo de corriente para derivar una corriente de la segunda etapa de EA. Luego, el voltaje de compuerta de DN1 puede bajarse para limitar la corriente de carga a un valor preestablecido, que puede expresarse como

I_Load ≤ N × (V_EB(QS1)/R_S1) (2)

donde N es el factor de relación de tamaño de DN1 a DN2. El propósito de Q5 y HV6 es proporcionar un voltaje de polarización adecuado a HV7 y así proteger QS1 de condición de sobrevoltaje.

Hay un bucle de retroalimentación negativa integrado en el OCP propuesto. La ganancia del bucle T y el polo dominante p_dominant de este bucle de límite de corriente pueden darse por,

T = g_{m_DN2}R_S1g_{m_QS1}R_{gate_OC} (3)

p_dominant = 1/(R_{gate_OC}C_gate) (4)

donde g_{m_DN2} y g_{m_QS1} son la transconductancia de DN2 y QS1, respectivamente. R_{gate_OC} ≈ (g_{m_HV10}r_{o_HV10}r_{o_M10}) || r_{o_M7} || r_{o_HV9} y C_gate ≈ C_{gs_DN1} son la resistencia de salida equivalente y capacitancia en el nodo de compuerta del transistor de potencia DN1 cuando ocurre sobrecorriente, respectivamente. Cuando el VR propuesto opera normalmente sin sobrecorriente, HV9 está en la región de corte, y por lo tanto, la resistencia de salida equivalente en el nodo de compuerta de DN1 llamada R_gate puede expresarse como [(g_{m_HV10}r_{o_HV10}r_{o_M10}) || r_{o_M7}].

Circuito DLT y de Mejora Transitoria Propuesto

La Figura 3 muestra el circuito de mejora transitoria usando DLT. Dado que la corriente de carga es proporcional a Vgs_DN1 e inversamente proporcional a Vsg_M9, la corriente que fluye a través de M9 es mayor en condición de carga ligera y cercana a cero bajo condición de carga pesada. Por lo tanto, a medida que la corriente de carga aumenta, se puede introducir una corriente disminuida en la carga de salida total. Por este método, este circuito puede equipararse a una carga dinámica, que puede ser útil tanto para la mejora transitoria como para el aumento de estabilidad del bucle de regulación.

El principio de operación detallado de mejora transitoria es el siguiente. Si la corriente de carga experimenta una disminución repentina, la corriente que fluye a través del transistor de potencia DN1 no cambiará inmediatamente debido a la capacidad de ajuste de bucle limitada y la tasa de cambio. Esta corriente, mostrada en Fig. 4a como camino amarillo, causará un sobreimpulso en el voltaje de salida y así aumentará la caída de voltaje a través de R_S2 y M9. Luego, una corriente adicional que fluye a través de R_S2 y M9, mostrada en Fig. 4a como camino azul, se genera en la salida regulada para cancelar la corriente no deseada del camino amarillo. Por lo tanto, el pico de voltaje de salida se reduce efectivamente.

La Figura 4b demuestra el caso de cambio de corriente de carga ligera a pesada, donde ocurre un subimpulso en la salida regulada y luego la corriente que fluye a través de R_S2 y M9 disminuye. Esto puede equipararse a proporcionar una carga de corriente reducida, por lo que la corriente neta que fluye a través del transistor de potencia DN1 aumenta, y se puede lograr la supresión del voltaje de subimpulso.

Para proteger M9 de sobrecorriente, se agregan QS2 y D1. Cuando el voltaje a través de R_S2 es mayor que el voltaje de encendido de QS2, la corriente extra fluirá hacia QS2 y D1. La corriente máxima en M9 se establece en

I_{M9_max} ≤ (V_{BE_QS2}/R_S2) (5)

El propósito de D1 es prevenir que QS2 caiga en región de amplificación inversa y fluya una corriente inversa en ella, que es un estado anormal de la función de límite de corriente de M9.

Aumento de Estabilidad del VR Propuesto

Como se muestra en Fig. 5, hay tres polos ω_p1, ω_p2 y ω_p3, y dos ceros ω_z1 y ω_z2 en el bucle de control, y la ganancia del bucle del VR propuesto es

A_Vloop = A_Oβ (6)

donde A_O es la ganancia de lazo abierto del VR, y β es el coeficiente de retroalimentación,

A_O = A_CD0A_E0(1 + s/ω_Z1)(1 + s/ω_Z2)/[(1 + s/ω_P1)(1 + s/ω_P3)(1 + s/ω_P2)] (7)

β = R_F2/(R_F1 + R_F2) (8)

donde A_CD0 ≈ 1 es la ganancia de baja frecuencia de la etapa de potencia que opera como seguidor de voltaje y A_E0 es la ganancia de baja frecuencia del EA,

A_E0 = g_{m_Q1}(r_{o_M4}|| r_{o_M6})g_{m_M7}R_gate (9)

Considerando el efecto Miller y la capacitancia parásita en el nodo de compuerta de DN1, los polos y ceros se escriben como [13]

ω_p1 = 1/[{g_{m_M7}R_gateC_c × (r_{o_M4}|| r_{o_M6})] (10)

ω_p2 = g_{m_M7}/C_gate (11)

ω_p3 = 1/[{R_L|| (g_{m_DN1}^-1|| R_DLT + R₀)]C_OUT} (12)

ω_z1 = 1/[{C_c(R_c - 1/g_{m_M7})] (13)

ω_z2 = 1/[(R₀|| R_L)C_OUT] (14)

donde R_DLT es la resistencia equivalente del circuito de mejora transitoria; C_OUT es el capacitor de salida del VR propuesto.

Dado que el capacitor de compensación C_C se amplifica por (g_{m_M7}R_gate) debido al efecto Miller en el nodo p1, el polo ω_p1 es el polo dominante. El segundo polo debería ser ω_p3, porque C_OUT generalmente está en el rango de varios microfaradios. Aunque el capacitor parásito C_gate es relativamente grande, aún es menor que tanto la capacitancia equivalente en el nodo p1 como el capacitor de salida. Además, la resistencia en el nodo p2 es solo 1/g_{m_M7}. Por lo tanto, el polo ω_p2 se ubica en alta frecuencia. El cero ω_z1 es para cancelar el polo de media frecuencia ω_p3. El resistor R₀ genera un cero ω_z2 para compensar el polo parásito interno ω_p2. La estabilidad del VR propuesto puede mejorar a medida que aumenta el resistor R₀. Sin embargo, el resistor R₀ aumentará el error del voltaje de salida debido a la caída de voltaje causada por la corriente de carga. Por lo tanto, el resistor R₀ debe establecerse en un valor razonable para hacer un buen compromiso entre la precisión del voltaje de salida y la estabilidad del bucle.

En un regulador de voltaje convencional sin DLT, el polo en el nodo de salida estará en diferentes frecuencias debido a la variación de transconductancia del transistor de potencia inducida por el cambio de corriente de carga. A medida que la corriente de carga aumenta, la transconductancia del transistor de potencia g_{m_DN1} aumentará, y por lo tanto el polo de salida se moverá hacia alta frecuencia mientras otros ceros y polos se mantienen en la misma posición, como se muestra en Fig. 6a. Esto puede hacer que la compensación de frecuencia del sistema sea más difícil y ralentice la respuesta transitoria en condición de carga ligera. Más seriamente, el sistema podría volverse inestable.

Con la ayuda del DLT propuesto, el VR presentado tiene mejor estabilidad con diferentes cargas. Como se analizó previamente, la corriente a través del circuito de carga dinámica disminuye a medida que la corriente de carga aumenta en estado estable y viceversa. Dado que esta corriente es proporcionada por DN1, puede suprimir las variaciones de transconductancia de DN1 dentro de un rango más amplio de corriente de carga, lo que es útil para la estabilidad del sistema y la constancia del ancho de banda durante un rango de carga más amplio al usar el DLT propuesto. La respuesta de frecuencia del VR propuesto está en Fig. 6b, que puede garantizar la estabilidad con respuesta transitoria rápida.

El capacitor de salida establece la posición del cero ω_z2. Al colocar el cero-polo razonablemente, el sistema tendrá mejor estabilidad con diferentes C_OUT.

Análisis PSR del VR Propuesto

PSR es uno de los parámetros críticos para medir el rendimiento de reguladores de voltaje, y se refiere a la capacidad de rechazo contra las ondulaciones y ruido de alta frecuencia que surgen del voltaje de suministro. El método de análisis PSR propuesto por Gupta 12 se adopta en esta sección, cuya idea principal es simplificar todo el sistema regulador en un modelo divisor de voltaje. Como se muestra en Fig. 7, hay dos caminos de ruido desde V_dd a V_out: camino 1 transfiere directamente el ruido desde el drenaje del transistor de potencia DN1 a V_out; camino 2 es desde la segunda etapa de EA a la compuerta del transistor de potencia DN1. El efecto del camino 2 puede expresarse como

A_path2 ≈ r_{o_M7}/(g_{m_HV10}r_{o_HV10}r_{o_M10}) (15)

Como se muestra en (15), A_path2 es bastante pequeño con la ayuda de SPT propuesto y estructura de espejo de corriente en cascada. Esto hace que la influencia del camino 1 sea dominante en el análisis PSR.

El modelo PSR simplificado del VR propuesto se muestra en Fig. 8, donde r_{o_DN1} es la resistencia de salida del transistor de potencia DN1 contabilizando el camino de ruido 1, la fuente de corriente controlada origina del camino de ruido 2, Z_B consiste en R_F1, R_F2, R₀ y C_OUT actuando como filtro en alta frecuencia, y Z_{SH_FB} es la impedancia equivalente incluyendo la función del bucle de retroalimentación negativa. Z_{SH_FB} puede darse por

Z_{SH_FB} = 1/[g_{m_DN1}(1 + βA_E)] (16)

donde g_{m_DN1} es la transconductancia del transistor de potencia DN1. Por lo tanto, la función de transferencia PSR puede expresarse como

PSR = V_out/V_dd = (1 + g_{m_DN1}r_{o_DN1}A_path2)(Z_B|| Z_{SH_FB})/(r_{o_DN1} + Z_B|| Z_{SH_FB}) (17)

Al establecer deliberadamente la ganancia intrínseca de HV10 mucho mayor que el transistor de potencia DN1, g_{m_DN1}r_{o_DN1}A_path2 << 1 puede lograrse, y así la fuente de corriente controlada puede despreciarse. La expresión de PSR puede simplificarse aún más como

PSR ≈ (Z_B|| Z_{SH_FB})/(r_{o_DN1} + Z_B|| Z_{SH_FB}) (18)

Dado que Z_B y Z_{SH_FB} cambiarán con la variación de frecuencia, es necesario analizar la característica de frecuencia del PSR.

Baja Frecuencia

En baja frecuencia, la ganancia de EA es muy alta, y C_OUT puede tratarse como circuito abierto. Por lo tanto, Z_B >> Z_{SH_FB} y el PSR puede escribirse como

PSR_LF ≈ 1/[{g_{m_DN1}r_{o_DN1}(1 + βA_E0)] (19)

Media Frecuencia

La impedancia de Z_{SH_FB} aumentará porque la ganancia del bucle disminuye en la media frecuencia. En esta etapa, Z_{SH_FB} sigue siendo pequeña, y el PSR se ve afectado principalmente por la ganancia del bucle. Con respecto a (7), el PSR puede expresarse como

PSR_MF ≈ 1/[{g_{m_DN1}r_{o_DN1}(1 + βA_E0)] × (1 + s/ω_p)/(1 + s/[ω_p(1 + βA_E0)]) (20)

Como se muestra en (20), el PSR empeora, y el ruido del voltaje de salida es más serio mientras la frecuencia aumenta dentro de la frecuencia de ganancia unitaria.

Alta Frecuencia

Debido al aumento de frecuencia, Z_{SH_FB} se vuelve grande y finalmente se acercará a 1/g_{m_DN1}. La impedancia de C_OUT se vuelve menor, pero aún es mucho mayor que R₀. Así que R₀ puede omitirse como antes. El PSR de alta frecuencia depende de la división de voltaje entre r_{o_DN1} y 1/g_{m_DN1} en paralelo con C_OUT, que puede representarse por

PSR_HF ≈ 1/(g_{m_DN1}r_{o_DN1}) × 1/(1 + sC_OUT/g_{m_DN1}) (21)

En alta frecuencia, el ruido en el voltaje de salida puede suprimirse grandemente debido al efecto de C_OUT.

Como se analizó previamente, la buena capacidad antirruido en el rango de frecuencia completo del VR propuesto está garantizada por tres aspectos. Primero, se adopta alta ganancia de bucle; Segundo, SPT hace que el ruido de fuente de alimentación tenga poco impacto en la compuerta del transistor de potencia; Tercero, el capacitor de salida C_OUT puede mejorar el PSR en alta frecuencia con propiedad de filtrado.

Resultados y Discusión

El VR propuesto se ha implementado en una tecnología BCD estándar de 0.35-μm. La foto del chip del regulador fabricado se muestra en Fig. 9, cuyo área activa central del VR es 290 μm × 900 μm.

El voltaje de salida regulado del VR propuesto es 5 V con el voltaje de suministro de energía variando de 5.5 a 30 V. El capacitor de salida es capacitor cerámico de bajo costo. La capacitancia del capacitor de salida puede establecerse de 100 nF a 3.3 μF.

La Figura 10 demuestra la respuesta de frecuencia del VR propuesto en diferentes condiciones de carga con capacitor de salida de 100 nF y 3.3 μF. El LDO propuesto puede mantenerse estable en un amplio rango de valor de capacitor de salida, y la forma de onda de la respuesta de frecuencia del bucle tiene muy poca diferencia entre corriente de carga de 0 y 30 mA, lo que beneficia del DLT propuesto analizado antes.

El resultado de verificación PSR con capacitor de salida de 0.1 μF se muestra en Fig. 11, donde se logra -110 dB en baja frecuencia y mejor que -64 dB hasta 10 MHz. En baja frecuencia, el VR propuesto tiene buen PSR debido a la alta ganancia del bucle. El PSR se vuelve pobre dentro de la frecuencia de ganancia unitaria debido al polo dominante ω_p. El capacitor de salida C_OUT mejora la característica PSR en alta frecuencia. Esos resultados muestran que es consistente con el análisis previo, y el VR propuesto obtiene mejor PSR en rango de frecuencia completo.

El resultado de regulación de línea del VR propuesto se muestra en Fig. 12. En el rango de voltaje de entrada de 5.5 a 30 V, el voltaje de salida solo varía 73.53 μV, lo que resulta en una regulación de línea de solo 2.98 μV/V. Esto confirma la efectividad del SPT propuesto.

La Figura 13 muestra la respuesta transitoria del voltaje de salida debido a diferentes corrientes de carga. El pico y caída de voltaje del voltaje de salida regulado es de aproximadamente 43 mV, 65 mV, 83 mV cuando la corriente de carga cambia de 0 a 18 mA, 28 mA y 32 mA, respectivamente. Esto resulta en una regulación de carga de 0.233 mV/mA, que es causada principalmente por R₀ para la estabilidad con un amplio rango de capacitancia de salida.

El OCP medido se muestra en Fig. 14. Para verificar la efectividad del OCP, se adopta cortocircuito en Fig. 14a. Como se muestra en Fig. 14a, cuando ocurre sobrecorriente con el voltaje de salida tirado a tierra, la corriente de salida del VR propuesto se mantiene alrededor de 40 mA. La Figura 14b ilustra una respuesta transitoria entre sobrecorriente y carga normal, lo que indica que el VR propuesto tiene capacidad de auto-recuperación cuando la sobrecarga desaparece.

La Tabla 1 proporciona una comparación de rendimiento del LDO propuesto y algunos otros LDOs publicados previamente. En comparación, este LDO tiene la mejor regulación de línea y PSR, lo que beneficia del SPT propuesto. El área activa se reducirá aún más si se fabrica en proceso más avanzado.

La Tabla 2 proporciona otra comparación de rendimiento enfocada en los LDOs que también tienen amplio rango de suministro de energía. Con la ayuda del DLT y SPT propuestos, este trabajo tiene la mejor regulación de línea y el rango de suministro de energía más amplio comparado con otros LDOs. La función OCP adicional hace que este trabajo sea más competitivo y confiable.

Conclusión

Un VR SPT de alta estabilidad con DLT y OCP se implementa en un proceso BCD estándar de 0.35-μm. Con la ayuda de SPT, la mayoría del bucle de regulación se alimenta por un voltaje de salida regulado, lo que es beneficioso para la mejora de estabilidad y PSR. El DLT propuesto es útil para la respuesta transitoria y la estabilidad. Además, el circuito OCP integrado puede prevenir que el VR presentado sufra daño por sobrecarga o cortocircuito. La regulación lineal del VR propuesto es 2.98 μV/V con VDD de 5.5 a 30 V mientras el voltaje de salida regulado es 5 V, y la regulación de carga es 0.233 mV/mA con corriente de carga de 0 A a 30 mA. El sobreimpulso y subimpulso de voltaje durante el cambio de corriente de carga también es pequeño al usar el circuito de mejora transitoria presentado. El PSR en baja frecuencia es -110 dB, y es mejor que -64 dB hasta 10 MHz. Alta estabilidad de bucle puede lograrse en un amplio rango de capacitor de salida y corriente de carga, y por lo tanto el VR propuesto es adecuado para aplicaciones que requieren alto rendimiento y confiabilidad bajo variaciones de capacitor de salida y corriente de carga.

Disponibilidad de Datos y Materiales

Todos los datos generados o analizados durante este estudio están incluidos en este artículo publicado.

Abreviaturas

VR:

Regulador de voltaje

OCP:

Protección contra sobrecorriente

SPT:

Técnica de autoalimentación

PSR:

Rechazo de fuente de alimentación

DLT:

Técnica de carga dinámica

EA:

Amplificador de error