Ver la serie RTOS Revealed Este artículo continúa la mirada a los semáforos. Servicios de Utilidad de Semáforos Nucleus RTOS ofrece cuatro llamadas API que proporcionan utilidades esenciales para la gestión de semáforos: reiniciar un semáforo, recuperar información detallada del semáforo, contar el

Ver la serie RTOS Revealed Los buzones (mailboxes) se introdujeron en un artículo anterior como uno de los mecanismos de comunicación entre tareas más sencillos en Nucleus SE —justo después de las señales. Ofrecen una forma de bajo coste y altamente flexible de transferir datos simples entre tareas.

Desde su debut en 2011, la arquitectura ARMv8 se ha vuelto ubicua en dispositivos móviles. Las previsiones del CEO de ARM Limited proyectaban que los procesadores ARMv8 capturarían hasta el 25 % del mercado global para 2020. Naturalmente, el soporte de software ha seguido el ritmo, evolucionando her

Nota del editor: Max busca activamente sugerencias para calculadoras y solvers electrónicos para mejorar el kit de herramientas de EEWeb. Háganos saber qué herramientas cree que merecen un lugar en nuestra lista curada. Ocasionalmente, un destello de inspiración ilumina el día —la revelación de hoy

Como alguien que ha lanzado y apoyado una variedad de proyectos de crowdfunding, frecuentemente recibo consultas de creadores que buscan agilizar sus prototipos. Uno de esos mensajes vino de Forrest Bao, quien anunció un proyecto de código abierto que promete eliminar la necesidad de cables puente e

A medida que los convertidores analógico-digitales (ADC) de alta velocidad han aumentado su tasa de muestreo, también lo ha hecho el problema de errores de código —también conocidos como códigos espurios (sparkle codes)— en los datos de salida del ADC. Un error de código se define como un error en e

En mi artículo anterior, Fundamentos de los modos de bajo consumo en Arm Cortex‑M, describí los estados básicos de bajo consumo disponibles en cada procesador Cortex‑M y cómo usar las instrucciones WFI y WFE para entrar en suspensión. La siguiente pregunta lógica es: ¿cómo se implementan estos modos

La potencia es el mayor impulsor de costes en el diseño de semiconductores. Un chip que consume más energía requiere baterías más grandes y caras para dispositivos portátiles, soluciones de refrigeración de mayor grado y sistemas de distribución de potencia más robustos. Estos componentes adicionale

La electrónica actual exige paquetes compactos y de bajo consumo que integren procesamiento de señal, sensores, imagen y gestión de energía —todo dentro de dimensiones cada vez más ajustadas y a veces en sustratos flexibles. Estos requisitos desafían a los PCBs rígidos tradicionales, empujando a los

Desde los albores del diseño electrónico, los bugs han sido inevitables, y la depuración ha sido la disciplina esencial para lidiar con fallos y errores y determinar cuál prevalecerá —y con qué profundidad. La tecnología de depuración ha evolucionado tan fascinantemente como los diseños que soporta.

En diseños VLSI modernos, un mecanismo de reset fiable es esencial para establecer un estado de arranque conocido. Este artículo examina los desafíos de coordinación entre resets asíncronos y relojes síncronos, y presenta estrategias probadas para entornos ASIC y FPGA. Los resets asíncronos se usan

Introducción Los resets asíncronos son la primera línea de defensa en circuitos VLSI, asegurando que toda la lógica síncrona inicie desde un estado conocido tras el encendido. Cuando la liberación de la señal de reset no se coordina cuidadosamente con los dominios de reloj, los diseñadores pueden en

Existe una gran variedad de Sistemas Operativos en Tiempo Real (RTOS) disponibles en línea (ver una lista seleccionada aquí). Desafortunadamente, muchos de esos proyectos están ahora abandonados o ya no se mantienen. De los pocos que permanecen activos, la mayoría se dirige a un solo microcontrolado

Recientemente, Brian Bailey convocó una mesa redonda que culminó en el artículo en dos partes Supporting CPUs + FPGAs. Expertos debatieron la realidad emergente de sistemas que fusionan FPGAs con CPUs, destacando cómo nuevos flujos de diseño permiten a desarrolladores de software llevar plataformas

Desde hace más de una década he seguido la evolución de Achronix —desde tejidos FPGA asíncronos pioneros hasta las actuales soluciones embebidas de vanguardia que ofrecen rendimiento comparable a un dispositivo síncrono de 2 GHz, pero con una gama de aplicaciones mucho más amplia. En 2013 Achronix l

Los hearables y los auriculares estéreo verdaderamente inalámbricos están ganando terreno rápidamente, pero su potencial completo permanece en gran medida inexplorado. Estos dispositivos compactos prometen redefinir cómo interactuamos con nuestro entorno —ofreciendo audición mejorada, disfrute más r

Nota del editor: El diseño de PCB inalámbrico puede descarrilar incluso los mejores planes si la línea de alimentación RF no se diseña correctamente. Este artículo, adaptado de EEWeb, detalla cómo el Grupo de Integridad de Señal de Arira Design abordó una guía de onda coplanar con tierra (GCPW) de 5

En los últimos años, los avances en el reconocimiento automático de voz (ASR) han convertido a la voz de una novedad en una interfaz principal para innumerables dispositivos. IEEE Spectrum calificó a 2017 como el año del reconocimiento de voz, y ZDNet informó en el CES que la voz es la próxima gran

A lo largo de mi carrera he diseñado numerosas soluciones FPGA para una amplia gama de aplicaciones. Desafortunadamente, también he tenido que rescatar varios proyectos que se habían descarrilado. Aunque cada caso involucraba aplicaciones y equipos distintos, surgió un patrón recurrente: estos diseñ

5G —la quinta generación de redes móviles— se mueve rápidamente de concepto a realidad. Aunque los despliegues iniciales comenzaron en 2020, los estándares aún están evolucionando y muchas especificaciones permanecen en flujo. Pero, ¿qué promete exactamente el 5G? La Alianza NGMN describe varios ind