Bloques personalizados eFPGA de Achronix: Impulsando sistemas de datos ultra-rápidos
Desde hace más de una década he seguido la evolución de Achronix —desde tejidos FPGA asíncronos pioneros hasta las actuales soluciones embebidas de vanguardia que ofrecen rendimiento comparable a un dispositivo síncrono de 2 GHz, pero con una gama de aplicaciones mucho más amplia.
En 2013 Achronix lanzó la familia Speedster de FPGAs independientes de alto rendimiento y alta densidad, dirigidos a cargas de trabajo especializadas. Tres años después, la cartera Speedcore se amplió para incluir Speedcore, un eFPGA (FPGA embebido) de alto rendimiento que puede integrarse directamente en un System-on-Chip (SoC). Esta integración ofrece un rendimiento superior al reducir drásticamente el consumo de energía en comparación con un FPGA independiente emparejado con un procesador.

(Fuente: Achronix)
Speedcore ofrece una biblioteca de bloques predefinidos —Lógica, DSP, BRAM y LRAM— organizados en columnas. Los desarrolladores pueden personalizar la altura (número de bloques por columna), la anchura (número de columnas) y la mezcla (distribución de tipos de bloques). Esta flexibilidad permite a los diseñadores adaptar el silicio a la combinación exacta de lógica, DSP y memoria necesaria para una carga de trabajo dada.

Bloques Speedcore (Fuente: Achronix)
De la misma manera que los ingenieros de software perfilan código para identificar cuellos de botella, Achronix proporciona un mecanismo para que los diseñadores de hardware identifiquen y endurezcan restricciones recurrentes de rendimiento o área. El resultado es un bloque personalizado que puede integrarse en el tejido Speedcore como si fuera un bloque nativo.

Los desarrolladores pueden especificar la "mezcla" del tejido Speedcore (Fuente: Achronix)
Una ilustración principal de esta capacidad es el kernel de reconocimiento de objetos YOLO (You Only Look Once) usado en sistemas de detección en tiempo real. Al endurecer la rutina de multiplicación de matrices en un bloque personalizado Speedcore, Achronix logró una reducción sustancial del tamaño del chip manteniendo el rendimiento máximo.

Reducción del tamaño del chip de una red convolucional IA (Fuente: Achronix)
La suite de diseño ACE de Achronix soporta completamente todo el flujo de trabajo de bloques personalizados —desde la captura de diseño hasta la generación de bitstream y la depuración del sistema. La GUI de ACE para cada bloque personalizado aplica reglas de configuración, mientras que su motor de temporización garantiza que cada configuración cumpla objetivos de rendimiento estrictos. El analizador lógico embebido SnapShot permite a los diseñadores establecer disparadores complejos y observar señales en tiempo de ejecución dentro de dispositivos Speedcore.
Para más información sobre Speedster, Speedcore y bloques personalizados Speedcore, visite el sitio web de Achronix.
Incrustado
- Arch Systems y Flex se asocian para transformar datos de fabricación con analítica avanzada
- Acelerando la transformación digital: Datos MES en tiempo real impulsan la eficiencia de fábrica
- 5 Consideraciones Clave para Implementar la Automatización en el Lugar de Trabajo
- Cadenas de suministro basadas en datos: Impulsando la logística del mañana
- Eleve su S&OP, datos y sistemas de planificación para el éxito futuro
- Würth Elektronik presenta WSEN‑ITDS: Acelerómetro MEMS 3‑ejes compacto, bajo consumo, para Industrial IoT
- SSDRs de Mercury Systems elegidos para la misión de monitorización de polvo terrestre de NASA
- Integración Fluida de Datos de Medición QC en Sistemas de Fabricación para Mejorar el OEE
- Cómo los servicios cloud modernizan el ERP
- Garantizando la Salud Continua de sus Sistemas IIoT
- Revitalice equipos heredados: Estrategias de recopilación de datos para el éxito del IIoT industrial