Análisis de potencia dirigido por software: Optimizando el diseño de semiconductores para eficiencia

La potencia es el mayor impulsor de costes en el diseño de semiconductores. Un chip que consume más energía requiere baterías más grandes y caras para dispositivos portátiles, soluciones de refrigeración de mayor grado y sistemas de distribución de potencia más robustos. Estos componentes adicionales aumentan los costes de fabricación, reducen los márgenes de beneficio y pueden impedir el éxito en el mercado. Incluso sistemas alimentados por red —servidores, arrays de almacenamiento, equipos de red— pagan facturas operativas enormes; en algunos centros de datos los costes de energía superan el valor del hardware durante la vida útil del equipo. En niveles extremos de potencia, la refrigeración líquida y otra infraestructura sofisticada se vuelven obligatorias, inflando aún más gastos de capital y operativos. En consecuencia, reducir el consumo medio de potencia es un objetivo universal, mientras que limitar la potencia pico es a menudo un requisito crítico para evitar fallos térmicos.

Desafíos del Análisis de Potencia

Para alcanzar estos objetivos, la industria emplea un espectro de técnicas de bajo consumo, desde optimizaciones a nivel de circuito hasta gestión de potencia basada en software y consciente de la aplicación. Sin embargo, evaluar el impacto real de estas medidas exige estimaciones precisas tanto de potencia media como pico durante las etapas de diseño y verificación. Confiar en datos post-fabricación es inaceptable; el producto ya puede ser inviable o irreparablemente dañado. Por tanto, un análisis de potencia pre-silicio robusto —idealmente en múltiples hitos del proyecto— es esencial.

Los flujos tradicionales de automatización de diseño electrónico usan simulación para verificación funcional. Los testbenches ejecutan una suite de checks que ejercitan características específicas, generando archivos de actividad de conmutación para herramientas de sign-off de potencia. Estas herramientas combinan los datos de actividad con modelos de potencia de la biblioteca tecnológica para producir estimaciones de consumo medio y pico. La precisión de este enfoque depende enteramente de la representatividad de los tests de simulación. Las suites de verificación funcional están deliberadamente enfocadas y rara vez capturan la amplitud completa de cargas de trabajo reales. Tests aleatorios restringidos pueden aumentar la actividad paralela pero aún quedan cortos de patrones de uso realistas. La única fuente verdaderamente fiable de actividad de conmutación proviene de ejecutar software de producción —incluyendo sistemas operativos y aplicaciones de usuario— en el diseño.

Ejecutar un arranque completo de sistema operativo y múltiples aplicaciones en simulación requeriría miles de millones de ciclos de reloj, lo cual es impráctico. Los emuladores, por otro lado, ejecutan rutinariamente miles de millones de ciclos desde el arranque del SO hasta cargas de trabajo de usuario. La emulación entrega la actividad de software real necesaria, pero las herramientas convencionales de sign-off de potencia están diseñadas para miles, no millones o miles de millones, de ciclos. Se requiere una nueva metodología para extraer ventanas significativas de alta actividad de la ejecución de emulación y enfocar el análisis de potencia en esos segmentos (ver Figura 1).

clic para imagen mayor

Figura 1. Análisis de potencia usando ventanas de potencia (Fuente: Synopsys)

Moviéndose hacia el Análisis de Potencia Dirigido por Software

El flujo ilustrado en la Figura 1 comienza con el emulador generando un perfil de actividad que destaca qué partes del diseño están activas a lo largo del tiempo. Este perfil puede verse como forma de onda o en cualquier herramienta de depuración de hardware. Como el sign-off de potencia no puede realizarse en miles de millones de ciclos, los usuarios deben identificar una o más ventanas críticas —segmentos donde la actividad, y por tanto el consumo de potencia, es más alta. Si cada ventana abarca millones de ciclos, puede usarse para análisis de potencia preciso. Como referencia, el emulador debería producir un perfil de actividad de mil millones de ciclos en aproximadamente tres horas.