Los artículos recientes detallan la escalabilidad de nanotubos de carbono, avances en la integración

Los nanotubos de carbono (CNT) atraen a la industria de los semiconductores porque son conductores eléctricos superiores en comparación con el silicio con un grosor de cuerpo de tan solo 1 nanómetro. Entonces, ¿por qué no tenemos chips CNT en todo, desde mainframes hasta dispositivos móviles, todavía? La escalabilidad del transistor y la integración a gran escala siguen siendo grandes desafíos. Pero dos artículos que mis colegas y yo publicamos recientemente en Science y Nanotecnología de la naturaleza muestran avances prometedores en estas dos áreas críticas para la realidad de los chips CNT.

Consejos sobre el logro de la huella a nanoescala

Primero:escalado. Sabemos que los chips de silicio 3D FinFET podrían alcanzar su límite de potencia y rendimiento a 7 nanómetros. Y aunque el reciente anuncio de los transistores de nanohojas de silicio de 5 nm aumentan la escala, la potencia y el rendimiento en el siguiente nodo, también conocemos sus límites.

Un transistor es más que su puerta. La fuente, el drenaje y los espaciadores se suman para una huella total. En la imagen:un transistor CNT con una huella de 40 nm. (Figura 1B en "Transistores de nanotubos de carbono escalados a una huella de 40 nanómetros", publicado en Science).

En nuestra ciencia documento "Transistores de nanotubos de carbono escalados a una huella de 40 nanómetros", escalamos un transistor CNT completo al objetivo de The International Technology Roadmap for Semiconductors (ITRS) de que los transistores alcancen una huella de 40 nm, una meta que establecieron y no ha cambiado desde 2015 Como referencia, los transistores de 14 nm de primera línea de hoy en día ocupan aproximadamente 90 nm de espacio en el chip.

Potencialmente, podemos escalar un transistor CNT más allá del silicio por la razón principal de que intrínsecamente solo tienen un grosor de 1,2 nm. Esta delgadez tiene el efecto dominó de reducir la longitud de la puerta a 10 nm porque proporciona un mejor control electrostático de la puerta y ayuda a minimizar las fugas de corriente. Además, los electrones viajan más rápido en los NTC que el silicio, lo que mejora el rendimiento del dispositivo.

Pero necesitábamos una nueva forma de conectar los CNT a su fuente y drenaje (en la imagen). Teníamos que encontrar la combinación perfecta de materiales que pudieran “hornear” estos elementos de 10 nm juntos a una temperatura fabricable. Nuestros contactos finales de trabajo anteriores entre la fuente y el CNT y el drenaje y el CNT requerían temperaturas de procesamiento tan altas, alrededor de 850 ° C, que el canal no podía ser más corto que 60–100 nm. El cambio a una aleación de cobalto-molibdeno para el cableado entre los elementos redujo efectivamente la temperatura a unos aceptables 650 ° C, reduciendo las distancias a 10 nm.

El Dr. Qing Cao, autor principal del artículo, y otros colegas del equipo demostraron que, con esta huella recién lograda, el transistor CNT puede lograr un rendimiento a un nivel comparable a los estándares de transistores actuales.

Los elementos CNT se unen en un oscilador de anillo

Demostrar un solo transistor tan extremadamente escalado, incluso con un flujo de proceso menos fabricable, nos dio la motivación para resolver los desafíos de integración de las tecnologías prácticas de CNT. Y durante los últimos cinco años, mi equipo ha estado desarrollando elementos individuales de tecnología CNT. Sabemos cómo separar los CNT semiconductores, hacer que los CNT se "autoensamblen" en una oblea y fabricar transistores de efecto de campo CNT confiables de canal n, o "FET" (que generalmente se degradan rápidamente debido a la oxidación del metal por contacto) utilizando varias técnicas.

Todos los elementos deben funcionar simultáneamente en un oscilador de anillo funcional . En la imagen:Imagen de microscopía electrónica de barrido de vista superior de un oscilador de anillo CNT de 5 etapas y trincheras colocadas por CNT. (Figura 1B en "Circuitos integrados lógicos de alta velocidad con nanotubos de carbono autoensamblados procesados ​​en solución", publicado en Nature Nanotechnology.)

El desafío de desarrollar una tecnología disruptiva en una etapa temprana es que algunas técnicas utilizadas para resolver un problema pueden terminar destruyendo otros elementos del dispositivo y el circuito. Esta es la razón fundamental por la que todas las demostraciones basadas en nanotecnología, como las que utilizan CNT, se limitaron a un nivel de integración muy bajo. Y arroja dudas sobre la viabilidad de usarlos de manera práctica.

Pero dimos un gran paso adelante para resolver este desafío de integración en nuestra Nature Nanotechnology artículo, "Circuitos integrados lógicos de alta velocidad con nanotubos de carbono autoensamblados procesados ​​en solución", donde mostramos cómo unir todas las piezas para hacer un circuito de referencia estándar en cualquier tecnología lógica:un oscilador de anillo CMOS.

El Dr. Jianshi Tang y los otros miembros de mi equipo combinaron nuestros métodos desarrollados previamente para purificar y colocar los CNT juntos (individualmente, se ven como pasta penne flotando en una solución), pero hicieron un ajuste clave al agregar un óxido de pared lateral para proteger el canal n-FET. de degradarse durante el proceso de fabricación (la pared lateral dio como resultado un rendimiento tres veces mayor, lo que garantiza aún más que se cumpla el requisito de que todos los elementos en el oscilador de anillo funcionen simultáneamente).

Los osciladores de anillo CMOS funcionales de 5 etapas descritos en el documento (y en la imagen, arriba) ya pueden funcionar a 1 V (un estándar de la industria). A pesar de la baja densidad de CNT en el canal (puede ver los seis CNT en la misma imagen) y los parámetros relajados, la frecuencia de conmutación de la etapa alcanza los 2.8 GHz (355 picosegundos), el primer ejemplo de romper la barrera de los GHz para cualquier demostración basada en nanotecnología. Se proyecta que, con una densidad de más de 100 CNT por micrómetro y las dimensiones del dispositivo debidamente escaladas, podemos lograr un retraso de etapa de subpicosegundos, significativamente más rápido que los chips de silicio actuales.

Mientras escribimos en el documento:

Dado que los osciladores de anillo CMOS reflejan directamente la madurez de la tecnología, es una prueba muy esperada de que los problemas importantes de la transición de este material prometedor a una tecnología real se están resolviendo enérgicamente.

Guardar