Imec y GlobalFoundries revelan chip processor‑in‑memory de 2900 TOPS/W para IA ultra‑eficiente

Cómputo analógico revolucionario

Imec y GlobalFoundries han demostrado un chip processor‑in‑memory que alcanza eficiencia energética de hasta 2900 TOPS/W, aproximadamente dos órdenes de magnitud por encima de soluciones comerciales actuales. El diseño aprovecha cómputo analógico dentro de SRAM, construido con el proceso 22 nm fully‑depleted silicon‑on‑insulator (FD‑SOI) de GlobalFoundries.

El analog in‑memory compute (AiMC) de Imec estará disponible para clientes de GlobalFoundries como feature en la plataforma 22FDX.

Chip de test AnIA de Imec, montado en PCB usado para medición, alcanza 2900 TOPS/W (Imagen: Imec)

Cómputo analógico explicado

El cómputo analógico, o processor‑in‑memory, es una técnica probada ya adoptada por aceleradores IA comerciales de Mythic, Syntiant, Gyrfalcon y otros. Elimina el costoso traslado de datos entre memoria y procesador realizando operaciones multiply‑accumulate directamente dentro de un array de memoria.

Cada celda memristor se programa a una conductancia analógica proporcional a un peso de red neuronal. Un voltaje proporcional a la activación de entrada impulsa la celda, y la corriente resultante representa el producto de activación y peso. La suma de corriente en cada bit‑line produce la multiplicación matriz‑vector requerida por redes neuronales, que puede leerse vía un conversor analógico‑a‑digital.

"En la práctica, podemos usar ReRAM, MRAM, Flash o DRAM —nuestro objetivo es identificar la mejor opción para cada aplicación y afinar la tecnología", dijo Diederik Verkest, program director de machine learning en Imec.

Chip de test AnIA de Imec

Construido sobre 22 nm FD‑SOI de GlobalFoundries, AnIA cuenta con array SRAM de 512k celdas, 1024 DACs y 512 ADCs en 4 mm². Puede realizar aproximadamente 500.000 cómputos por ciclo con activaciones de 6 bits (más bit de signo), pesos ternarios y salidas de 6 bits.

"Podemos entregar resultados de multiplicación matriz‑vector a múltiples voltajes de alimentación —0,8 V y 0,6 V— sin comprometer precisión. Voltajes más bajos reducen drásticamente el consumo de potencia, crítico para inferencia energy‑constrained en el edge", explicó Ioannis Papistas del grupo de machine‑learning de Imec.

En la tarea de reconocimiento de objetos CIFAR‑10, la precisión de AnIA cayó solo un punto porcentual frente a un baseline cuantizado similar. A 0,8 V, el chip logró 1.050–1.500 TOPS/W para 23,5 TOPS; a 0,6 V, alcanzó 5,8 TOPS y 1.800–2.900 TOPS/W.

Comparación de eficiencia energética: AnIA de Imec vs. otros aceleradores IA (clic para ampliar) (Imagen: Imec)

Del laboratorio a producción en masa

"Esta innovación está destinada a adopción mainstream", dijo Hiren Majmudar, VP y GM de la unidad de negocio computing de GlobalFoundries. "Vemos socios ya en fase post‑producción con silicio validado. Anticipamos silicio analog‑compute en producción para fin de año o principios del próximo, y en mercado masivo no más tarde de 2022 —potencialmente antes."

GlobalFoundries está integrando la tecnología AiMC de Imec en su plataforma 22FDX, habilitando aceleradores IA ultra‑bajo consumo. El proceso FD‑SOI soporta operación hasta 0,5 V con leakage de standby de 1 pA/µm. La feature 22FDX+AiMC está actualmente en desarrollo en la línea de 300 mm de GlobalFoundries en Fab 1, Dresden, Alemania.

El programa de machine‑learning de Imec empujará hacia 10.000 TOPS/W (10 TOPS bajo 100 mW) para sensores inteligentes always‑on y wearables. Trabajo futuro se centrará en reducir celdas de cómputo y explorar dispositivos de memoria emergentes como plataformas de próxima generación.

>> Este artículo se publicó originalmente en nuestro sitio hermano, EE Times.