Flip-Flop JK: Diseño, Implementación y Testbench
Diseño
module jk_ff (
input j,
input k,
input clk,
output q
);
reg q;
always @ (posedge clk)
case ({j,k})
2'b00 : q <= q;
2'b01 : q <= 0;
2'b10 : q <= 1;
2'b11 : q <= ~q;
endcase
endmoduleEsquema Hardware
Testbench
module tb_jk;
reg j;
reg k;
reg clk;
always #5 clk = ~clk;
jk_ff jk0 (
.j(j),
.k(k),
.clk(clk),
.q(q)
);
initial begin
j <= 0;
k <= 0;
#5 j <= 0; k <= 1;
#20 j <= 1; k <= 0;
#20 j <= 1; k <= 1;
#20 $finish;
end
initial $monitor ("j=%0d k=%0d q=%0d", j, k, q);
endmodule
Guía para Principiantes de Verilog: Ejemplo Hola Mundo
Diseño de un Flip-Flop D con Reset Asíncrono Activo-Bajo
Verilog
- Cómo los Inversores de Frecuencia Aumentan la Eficiencia Energética en Operaciones Industriales
- Fundamentos de Verilog: Diseñando tu primera compuerta AND
- Dominar Verilog: Tutorial completo para diseño de circuitos digitales
- Flujo de diseño ASIC completo: De requisitos a producción
- Capas de abstracción en diseño: Guía clara para arquitectura de chips
- Dominar la sintaxis de Verilog: Reglas clave y mejores prácticas
- Tipos de datos en Verilog: Bits, wires y valores lógicos explicados
- Entender escalares y vectores en Verilog: Bits, registros y tipos de net
- Diseño de un Flip-Flop T en Verilog: Implementación RTL y Testbench
- Diseño de Contador Mod-N en Verilog: Módulo Parametrizado y Testbench
- Módulo Contador Gray en Verilog – Generador de Código Gray de 4 Bits