home Tecnología de fabricación Equipo de fabricación
Manufactura industrial
Internet industrial de las cosas | Materiales industriales | Mantenimiento y reparación de equipos | Programación industrial |
home  MfgRobots >> Manufactura industrial >  >> Industrial programming >> Verilog

Guía para Principiantes de Verilog: Ejemplo Hola Mundo

Siempre es mejor comenzar con un ejemplo muy simple, y ninguno sirve mejor que "¡Hola Mundo!".

// Los comentarios de una línea comienzan con doble barra "//"
// El código Verilog siempre se escribe dentro de módulos, y cada módulo
// representa un bloque digital con alguna funcionalidad
module tb;
// El bloque initial es otra construcción típicamente usada para
// inicializar redes de señales y variables para simulación
initial
// Verilog soporta mostrar valores de señales en pantalla para que
// los diseñadores puedan depurar qué está mal en su circuito
// Para nuestros propósitos, simplemente mostraremos "Hola Mundo"
$display ("¡Hola Mundo!");
endmodule

Un module llamado tb sin puertos de entrada-salida actúa como módulo superior para la simulación. El bloque initial comienza y ejecuta la primera declaración en tiempo 0 unidades. $display es una tarea de sistema de Verilog usada para mostrar una cadena formateada en la consola y no puede sintetizarse en hardware. Se usa principalmente para ayudar con la depuración de testbench y diseño. En este caso, el mensaje de texto mostrado en pantalla es "¡Hola Mundo!".

Registro de simulación

ncsim> run
¡Hola Mundo!
ncsim: *W,RNQUIE: La simulación ha finalizado.

Verilog

  • Lenguaje C
  • VHDL
  • Verilog
  • MATLAB
  • python
  • Java

    1. C# Hola Mundo – Construyendo su primera aplicación en C#
    2. Dominar Verilog: Tutorial completo para diseño de circuitos digitales
    3. Dominar la concatenación en Verilog: Guía práctica
    4. Comprender las asignaciones en Verilog: tipos, sintaxis y mejores prácticas
    5. Bloqueante vs. No bloqueante en Verilog: Diferencias clave explicadas
    6. Dominar las funciones en Verilog para diseño RTL eficiente
    7. Comprender las Tasks en Verilog: Funciones vs Tasks, sintaxis y uso
    8. Generador de reloj en Verilog: Guía de diseño e implementación
    9. Dominar las funciones matemáticas en Verilog para diseño de hardware eficiente
    10. Dominar $timeformat en Verilog: Control de precisión y visualización
    11. Java Hello World: Tu Primer Programa