Capas de abstracción en diseño: Guía clara para arquitectura de chips

Antes de ver más detalles del lenguaje Verilog, conviene entender las diferentes capas de abstracción en el diseño de chips.

La capa superior es la arquitectura a nivel de sistema que define los sub-bloques y los agrupa por funcionalidad. Por ejemplo, un clúster de procesadores tendría múltiples núcleos, bloques de caché y lógica de coherencia de caché. Todo esto se encapsula y representa como un solo bloque con señales de entrada-salida.

En el siguiente nivel, cada sub-bloque se escribe en un lenguaje de descripción de hardware para describir con precisión la funcionalidad de cada bloque individual. Detalles de implementación de nivel inferior como esquemas de circuitos y bibliotecas tecnológicas se ignoran en esta etapa. Por ejemplo, un bloque controlador terminará teniendo múltiples archivos Verilog cada uno describiendo un componente menor de su funcionalidad.

Los HDL se convierten luego en esquemas a nivel de puerta que también involucran bibliotecas tecnológicas que caracterizan elementos digitales como flip-flops. Por ejemplo, el circuito digital para un latch D contiene puertas NAND dispuestas de cierta forma para que todas las combinaciones de entradas D y E produzcan una salida Q dada por la tabla de verdad.

Una tabla de verdad da la permutación de todos los niveles de señales de entrada y el nivel de salida resultante; la siguiente es para un latch D con pin de habilitación. El esquema de hardware también puede derivarse de la tabla de verdad usando lógica booleana y mapas de Karnaugh. Sin embargo, no es práctico seguir este método para bloques digitales más complejos como procesadores y controladores.

La implementación de una puerta NAND se hace mediante la conexión de transistores CMOS en un formato particular. En este nivel, los anchos de canal del transistor, Vdd y la capacidad de驱动 la carga capacitiva de salida se tienen en cuenta durante el diseño.

El paso final es el layout de estos transistores en silicio usando herramientas EDA para que pueda fabricarse. En este nivel, se requiere conocimiento de dispositivo y tecnología porque diferentes layouts tienen diferentes propiedades físicas como resistencia y capacitancia.

Estilos de diseño

Hay principalmente dos estilos en el diseño de bloques digitales: metodologías top-down (descendente) y bottom-up (ascendente).

Top-Down

En este estilo, primero se define un bloque de alto nivel junto con la identificación de submódulos requeridos para construirlo. Cada sub-bloque se divide en componentes más pequeños, y el proceso continúa hasta alcanzar la celda hoja o una etapa donde no se puede dividir más.

Bottom-up

En este caso, la primera tarea es identificar los bloques de construcción disponibles. Luego se ensamblan y conectan de cierta forma para construir celdas mayores y usarlas para armar el bloque de alto nivel.

Típicamente se usa una combinación de ambos flujos. Los arquitectos definen la visión de sistema, y los diseñadores implementan la lógica de cada bloque funcional y la sintetizan a puertas. Se sigue un estilo top-down hasta este punto. Sin embargo, estas puertas se han construido siguiendo un flujo bottom-up comenzando con el layout físico del bloque más pequeño en la mejor área, rendimiento y potencia posibles. Estas celdas estándar también tienen un esquema de hardware y pueden usarse para obtener información como tiempos de subida/bajada, potencia y otros retardos. Estas celdas se ponen a disposición de la herramienta de síntesis que las elige e instancia donde se requieren.