XMOS lanza Xcore.ai: procesador crossover de bajo costo para inferencia IA en el edge

BRISTOL, Reino Unido — XMOS ha rediseñado su núcleo de procesador Xcore para aprendizaje automático, lanzando el Xcore.ai, un procesador crossover diseñado para dispositivos AIoT. Con un precio desde solo 1 dólar, el chip promete inferencia de alto rendimiento en un paquete compacto y de bajo consumo.

El Xcore.ai representa la tercera generación de productos XMOS basados en su arquitectura propietaria Xcore. Está diseñado para inferencia y toma de decisiones de IA en tiempo real en dispositivos edge, mientras maneja también procesamiento de señal, control y tareas de comunicaciones.

A diferencia de iteraciones anteriores, el chip de tercera generación incorpora un pipeline vectorial que soporta cargas de trabajo de aprendizaje automático. Es el único procesador crossover de su tipo que ejecuta nativamente redes neuronales binarizadas (1 bit) —una tecnología emergente que ofrece ganancias de órdenes de magnitud en rendimiento y densidad de memoria para IA de ultra-bajo consumo en el edge, con una modesta compensación en precisión. El Xcore.ai también admite tipos de datos de 32, 16 y 8 bits.

El Xcore.ai se une a una nueva clase de system-on-chips con capacidad IA para aplicaciones endpoint, el procesador crossover (Imagen: XMOS)

El Xcore.ai forma parte de una clase emergente de procesadores endpoint con capacidad IA, conocidos como procesadores crossover. Acuñado por NXP, el término describe dispositivos que combinan el rendimiento de un procesador de aplicaciones con la operación de bajo consumo y tiempo real de un microcontrolador.

"Los clientes suelen ver microcontroladores como chips Cortex-M0, M3 o M4 que cuestan menos de 75 centavos y entregan unos 100 MIPS. Los SoCs, por otro lado, pueden tener núcleos quad-A53 a gigahercios. Hay una brecha significativa entre estos extremos —especialmente para cargas de trabajo centradas en voz que demandan miles de MIPS. Este nivel medio merece su propio nombre", dijo Mark Lippett, CEO de XMOS, en entrevista exclusiva con EETimes.

Interfaces de voz

El XVF3510 de segunda generación de XMOS, lanzado en julio 2019, es un ASIC para interfaces de voz basado en el mismo diseño Xcore. Las soluciones de referencia basadas en el XVF3510 ya están calificadas para el servicio de voz Alexa de Amazon.

Dado el historial de XMOS en voz, el chip Xcore.ai se dirigirá inicialmente a aplicaciones de interfaz de voz que requieran IA para detección de palabras clave o funciones de diccionario dinámico.

"La voz sigue siendo la carga de trabajo de IA más crítica en el edge, y probablemente seguirá siéndolo por años", dijo Lippett. "Para mejorar las experiencias de voz, los dispositivos se volverán cada vez más multimodales, integrando sensores adicionales para proporcionar contexto —como detectar la presencia de una persona o la dirección de su habla."

Mark Lippett (Imagen: XMOS)

"Hay muchas oportunidades para mejorar la experiencia de usuario escuchando más allá del audio y aprovechando datos multimodales", añadió.

Los requisitos de privacidad, seguridad y protección a menudo dictan que el procesamiento se realice en el endpoint. Lippett lo ilustró con electrodomésticos que usan voz y radar para desactivar un horno cuando solo hay niños en la cocina.

Para soportar desarrollo rápido, el Xcore.ai se enviará con bibliotecas para creación de interfaces de voz, ofreciendo flexibilidad para que los clientes diseñen soluciones personalizadas. También hay una interfaz MIPI disponible para entrada de cámara.

Arquitectura Xcore

El chip Xcore.ai entrega hasta 3.200 MIPS, 51,2 GMACCs y 1.600 MFLOPS. Incluye 1 MB de SRAM embebida y una interfaz DDR de bajo consumo para expansión.

Frente a un dispositivo Cortex-M7 comparable operando a frecuencia similar, XMOS afirma que Xcore.ai entrega 32× el rendimiento de IA y 15× el rendimiento de DSP.

"En el mercado endpoint, precio-rendimiento es primordial", enfatizó Lippett. "Hemos fijado agresivamente el precio de Xcore.ai a 1 dólar en volumen. Aproximadamente la mitad del costo de un Cortex-M7 comparable, ofrece una ventaja dramática de rendimiento."

El Xcore se basa en núcleos lógicos dispuestos en tiles con memoria, ALUs y unidades vectoriales (Imagen: XMOS)

El Xcore.ai está construido sobre la arquitectura propietaria Xcore de XMOS. El núcleo comprende núcleos lógicos que pueden asignarse a funciones de E/S, DSP, control o IA. Cada tile contiene ocho núcleos lógicos, dos tiles por chip, y memoria compartida, ALUs y una unidad vectorial.

"Lo que distingue a Xcore es el compartimiento predecible de recursos", explicó Lippett. "La arquitectura es multi-núcleo no solo para acelerar cargas de trabajo, sino para asignar recursos dedicados a funciones críticas, asegurando temporización determinista."

Mapear funciones distintas a núcleos lógicos en firmware permite un "SoC virtual" totalmente definido por software. Por ejemplo, un núcleo puede manejar I²S, I²C y drivers LED, mientras otros procesan redes neuronales y realizan tareas de software tradicionales. Este enfoque centrado en software acelera el desarrollo, satisface las demandas dinámicas de IoT y reduce costos —permitiendo soluciones económicas incluso en mercados de nicho.

Ejemplo de aplicación mapeada en un dispositivo Xcore.ai (Imagen: XMOS)

"El mercado demanda una gama más amplia de características, y las empresas necesitan responder rápido", dijo Lippett. "Construir una plataforma genérica que pueda no encajar en ningún segmento es arriesgado. Con Xcore.ai, los fabricantes pueden lanzar dispositivos rápidamente con menor CAPEX y apuestas más pequeñas y dirigidas."

¿Cómo competirá XMOS contra grandes fabricantes de microcontroladores que entran en el espacio de procesadores crossover?

"No replicaremos SoCs basados en ARM", dijo Lippett. "La única forma de competir es mediante ventaja arquitectónica —rendimiento y flexibilidad inherentes a Xcore."