Cierres activados por borde:Flip-Flops

Hasta ahora, hemos estudiado los circuitos de enclavamiento S-R y D con entradas de habilitación. El pestillo responde a las entradas de datos (S-R o D) solo cuando la entrada de habilitación está activada. En muchas aplicaciones digitales, sin embargo, es deseable limitar la capacidad de respuesta de un circuito de enclavamiento a un período de tiempo muy corto en lugar de la duración total de la activación de la entrada de habilitación.

Un método para habilitar un circuito multivibrador se llama activación de borde , donde las entradas de datos del circuito tienen control solo durante el tiempo en que la entrada de habilitación está en transición de un estado a otro.

Comparemos los diagramas de tiempo para un pestillo D normal con uno que se activa por flanco:

En el primer diagrama de tiempos, las salidas responden a la entrada D siempre que la entrada de habilitación (E) es alta, por el tiempo que permanezca alta. Cuando la señal de habilitación vuelve a un estado bajo, el circuito permanece bloqueado.

En el segundo diagrama de tiempo, notamos una respuesta claramente diferente en la (s) salida (s) del circuito:solo responde a la entrada D durante ese breve momento en que la señal de habilitación cambia o transiciones , de menor a mayor. Esto se conoce como positivo disparo de borde.

Existe algo llamado negativo flanco de disparo también, y produce la siguiente respuesta a las mismas señales de entrada:

Siempre que habilitamos un circuito multivibrador en el borde de transición de una señal de habilitación de onda cuadrada, lo llamamos flip-flop en lugar de un pestillo .

En consecuencia, un circuito S-R activado por borde se conoce más correctamente como un flip-flop S-R y un circuito D activado por un borde como un flip-flop D. La señal de habilitación se renombra para ser el reloj señal. Además, nos referimos a las entradas de datos (S, R y D, respectivamente) de estos flip-flops como síncronos entradas, porque tienen efecto solo en el momento del flanco del pulso de reloj (transición), sincronizando así cualquier cambio de salida con ese pulso de reloj, en lugar de al capricho de las entradas de datos.

Pero, ¿cómo logramos realmente esta activación de bordes? Crear un pestillo S-R "cerrado" a partir de un pestillo S-R normal es bastante fácil con un par de puertas AND, pero ¿cómo implementamos una lógica que solo preste atención al borde ascendente o descendente de una señal digital cambiante?

Lo que necesitamos es un circuito digital que emite un pulso breve siempre que la entrada se activa durante un período de tiempo arbitrario, y podemos usar la salida de este circuito para habilitar brevemente el pestillo. Nos estamos adelantando un poco aquí, pero en realidad se trata de una especie de multivibrador monoestable, que por ahora llamaremos detector de pulso .

La duración de cada pulso de salida se establece mediante componentes en el propio circuito de pulsos. En la lógica de escalera, esto se puede lograr con bastante facilidad mediante el uso de un relé de retardo de tiempo con un tiempo de retardo muy corto:

Implementar esta función de temporización con componentes semiconductores es bastante fácil, ya que aprovecha el retardo de tiempo inherente dentro de cada puerta lógica (conocido como retardo de propagación ). Lo que hacemos es tomar una señal de entrada y dividirla de dos maneras, luego colocar una puerta o una serie de puertas en una de esas rutas de señal solo para retrasarla un poco, luego hacer que tanto la señal original como su contraparte retrasada entren en una puerta de dos entradas que emite una señal alta durante el breve momento en que la señal retardada aún no ha alcanzado el cambio de bajo a alto en la señal no retardada. Aquí se muestra un ejemplo de circuito para producir un pulso de reloj en una transición de señal de entrada de baja a alta:

Este circuito se puede convertir en un circuito detector de pulsos de borde negativo con solo un cambio de la puerta final de AND a NOR:

Ahora que sabemos cómo se puede hacer un detector de pulsos, podemos mostrarlo adjunto a la entrada de habilitación de un pestillo para convertirlo en un flip-flop. En este caso, el circuito es un flip-flop S-R:

Solo cuando la señal de reloj (C) está pasando de baja a alta, el circuito responde a las entradas S y R. Para cualquier otra condición de la señal del reloj ("x"), el circuito se bloqueará.

Aquí se muestra una versión de lógica de escalera del flip-flop S-R:

Contacto de relé CR ₃ en el diagrama de escalera ocupa el lugar del antiguo contacto E en el circuito de enclavamiento S-R y se cierra solo durante el breve tiempo en que tanto C está cerrado como el contacto de retardo TR ₁ está cerrado. En cualquier caso (circuito de puerta o escalera), vemos que las entradas S y R no tienen ningún efecto a menos que C esté pasando de un estado bajo (0) a un estado alto (1). De lo contrario, las salidas del flip-flop se bloquean en sus estados anteriores.

Es importante tener en cuenta que el estado no válido para el flip-flop S-R se mantiene solo durante el corto período de tiempo que el circuito detector de pulsos permite que se habilite el pestillo. Después de que haya transcurrido ese breve período de tiempo, las salidas se enclavarán en el estado establecido o restablecido. Una vez más, el problema de una condición de carrera se manifiesta. Sin señal de habilitación, no se puede mantener un estado de salida no válido. Sin embargo, los estados válidos de "enclavamiento" del multivibrador (armado y reinicio) son mutuamente excluyentes entre sí. Por lo tanto, las dos puertas del circuito multivibrador "competirán" entre sí por la supremacía, y la que alcance primero un estado de alto rendimiento "ganará".

Los símbolos de bloque para flip-flops son ligeramente diferentes a los de sus respectivos pestillos:

El símbolo del triángulo junto a las entradas del reloj nos dice que estos son dispositivos activados por el borde y, en consecuencia, que son flip-flops en lugar de pestillos. Los símbolos de arriba se activan por flanco positivo:es decir, "sincronizan" en el flanco ascendente (transición de bajo a alto) de la señal de reloj. Los dispositivos activados por flancos negativos se simbolizan con una burbuja en la línea de entrada del reloj:

Ambos flip-flops anteriores se “sincronizarán” en el borde descendente (transición de alto a bajo) de la señal de reloj.

REVISAR:

• Un flip-flop es un circuito de enclavamiento con un circuito de "detector de pulso" conectado a la entrada de habilitación (E), de modo que se habilita solo por un breve momento en el flanco ascendente o descendente de un pulso de reloj.
• Los circuitos detectores de pulsos se pueden fabricar a partir de relés de retardo de tiempo para aplicaciones de lógica de escalera o de puertas de semiconductores (aprovechando el fenómeno del retardo de propagación ).

HOJAS DE TRABAJO RELACIONADAS:

• Hoja de trabajo de chanclas