Investigación sobre el diseño de PCB de alta velocidad en el sistema de aplicaciones integradas

El sistema electrónico moderno se está desarrollando en la tendencia del paquete pequeño, a gran escala y de alta velocidad a medida que la densidad de chips se vuelve cada vez más grande en SLSI (integración a gran escala), lo que genera algunos problemas inevitables, como cómo analizar y tratar. con las interconexiones y los problemas de apilamiento en el diseño de circuitos de alta velocidad. En la actualidad, la radiofrecuencia de los productos electrónicos alcanza cientos o miles de MHz y tanto el borde ascendente como el borde descendente se vuelven tan pronunciados que las reglas de diseño de PCB y la constante dieléctrica del material del sustrato son extremadamente cruciales para el rendimiento eléctrico del sistema en el proceso de diseño. dichos productos.

Como un proceso significativo y un paso en la mayoría de las investigaciones de productos electrónicos actuales, el diseño de PCB de alta velocidad ha visto los principales problemas, incluidos problemas de tiempo, interferencia de ruido y EMI (interferencia electromagnética), cuyas soluciones están relacionadas con el funcionamiento normal del diseño del sistema.

Ahora, los métodos de diseño tradicionales conducen a la baja confiabilidad y tasa de éxito de los productos, que brindan un alto valor práctico y amplias expectativas de mercado para la investigación sobre el diseño de PCB de alta velocidad en el sistema de aplicaciones integradas.

Diseño del esquema del sistema

La Figura 1 muestra el marco de funciones de la RTU integrada (unidad terminal remota).

En la Figura 1, se puede ver que este sistema es una estructura de comunicación vertical compuesta por una capa de acumulación de datos que contiene una unidad de energía eléctrica, una unidad de sensor y una unidad de medición de cantidad analógica, una capa de transmisión de datos que contiene una puerta de enlace que ajusta los datos en la capa de acumulación de datos a través de la el comando del centro de ingeniería de recepción de Internet y la capa de procesamiento de datos que se implementa mediante el software de monitoreo de aplicaciones, almacena y analiza datos en tiempo real y hace que las curvas de datos se enfrenten a la interfaz de usuario para que aumente la flexibilidad y la eficiencia de administración de la acumulación de datos.

Marco de hardware del sistema RTU

Este hardware de sistema IoT RTU integrado consiste principalmente en USB2.0, procesador AT91SAM9263, CAN, SDRAM, Nand Flash, Data Flash, controlador Ethernet, chip de reloj, interfaz RS232/485, administración de energía y partes de acumulación de datos.

Operado por el sistema operativo Linux, este diseño presenta mayores capacidades de memoria y administración de dispositivos para que se implemente la programación en tiempo real de múltiples misiones que contiene algoritmos complejos y protocolos de comunicación que son responsables de la conexión de red, la comunicación de datos y la acumulación de configuración. La Figura 2 es la placa de circuito RTU diseñada en este artículo.

Al admitir la pila dual de IPv6 e IPv4, este sistema es capaz de implementar la rapidez y la capacidad en tiempo real. En términos de almacenamiento de datos, el requisito de almacenamiento local se puede cumplir bajo la condición de bloqueo de comunicación. En términos de interfaz de comunicación, cuenta con diferentes interfaces de comunicación de datos de campo, incluidas RS485, RS232 y CAN, compatible con el protocolo de comunicación Modbus RTU y cumple con los requisitos de diferentes interfaces y diferentes velocidades de comunicación.

Diseño de PCB del sistema RTU

• Diseño de apilamiento de PCB del sistema

El número de capas de PCB suele estar en el rango de 2 a 32 según la dificultad del diseño. La PCB de 6 capas en este diseño se determina de acuerdo con la densidad del paquete de componentes, el espacio de enrutamiento de diseño pequeño y la frecuencia de señal alta. Esta distribución de capas de PCB se ilustra en la Figura 3 a continuación.

La configuración de las líneas de banda se selecciona para FLASH y SDRAM en este sistema y el enrutamiento se implementa en la señal interna 1 y la señal interna 2.

• Reglas de restricción de PCB en este sistema

Durante el diseño de PCB de alta velocidad, la continuidad de la impedancia y la EMI están muy influenciadas por el espaciado, la longitud y el ancho de los cables y el procesamiento adyacente de los bucles. La calidad del diseño y el enrutamiento de los componentes está relacionada con el éxito del diseño final, por lo que las reglas de restricción de PCB deben implementarse razonablemente.

Hyper Lynx presenta una funcionalidad de interferir con el análisis de gráficos y el modelo IBIS se puede aplicar para simular con precisión la transmisión de pérdida, las señales diferenciales y el modelo de orificio pasante que cambia con la frecuencia. La red principal se simula antes del enrutamiento por línea para mejorar la estructura de apilamiento de PCB y la impedancia de enrutamiento, y las reglas de restricción de enrutamiento de la red de PCB de alta velocidad se diseñan antes del resultado de la simulación para aumentar la eficiencia del diseño.

• Simulación PCB de este sistema

En el proceso de diseño de PCB de alta velocidad, se aplica un modelo de línea de transmisión ideal para la simulación de terminal frontal con líneas de señal limitadas simuladas por una vez. Sin embargo, las líneas de transmisión en el terminal posterior de la PCB son en realidad líneas de enrutamiento de la PCB con la influencia del cambio de plano y el orificio pasante. Bajo esta circunstancia, el resultado de la simulación obtenido es extremadamente fiable.

En el proceso de diseño del circuito central del sistema, se requiere que la resistencia de adaptación del terminal de la señal de un solo terminal esté en el rango de 40 a 60 Ω y el valor umbral de diafonía entre las líneas de señal de 165 mV. Además, para hacer que los controladores de red de DM9000 y DM9161 sean autoadaptables para la tasa de velocidad de comunicación de 100Mbps y la impedancia diferencial debe estar dentro de la categoría de 100±5Ω. La simulación de PCB se implementa mediante el software de simulación Hyper Lynx desarrollado por Mentor Graphic en SDRAM, líneas diferenciales de Ethernet, integridad de energía y EMC.

una. Diseño SDRAM

En el proceso de diseño de líneas de banda, la diafonía y el orificio pasante son las causas principales que conducen al retraso de tiempo. Aunque la placa de circuito impreso se completa de acuerdo con las reglas de enrutamiento determinadas por las herramientas de simulación de línea, se pueden evitar algunos problemas, como demasiados pines de componentes y una dimensión de placa de circuito impreso limitada. Por lo tanto, es necesario simular adecuadamente múltiples redes a través de herramientas de simulación Board.

Según el resultado de la simulación, la intensidad de la diafonía de la red analógica EBI_D0 y EBI_D2 supera los 165 mV. Las dos redes atacan EBI_D1 y buscan el lugar de acoplamiento porque el espacio entre las líneas en forma de serpiente en el área de marcado amarillo no es adecuado. Se puede ilustrar que el aumento del espacio de enrutamiento ayudará a eliminar dicho problema. Sin embargo, lo que realmente nos importa es por qué la red hack sufre una interferencia tan fuerte. La razón posiblemente radica en la elección inadecuada de la resistencia que conduce a una impedancia no coincidente. Hasta ahora, la resistencia determinada de la resistencia de terminación es de 43,1 Ω. En la condición de excitación de 220 MHz, la onda de simulación de análisis de la red EBI_D1 se muestra en la Figura 4 a continuación.

Según la Figura 4, la discontinuidad de la impedancia se produce en la línea de transmisión EMI_D1 y se produce una deformación para señalar las ondas. Aunque no se puede causar la falla del sistema de arranque, difícilmente se puede garantizar la estabilidad de la operación del producto. Se aplica la simulación Back to Board, los orificios pasantes y la simulación dañada para cambiar la resistencia terminal de EBI_D0 y EBI_D1 a 46,9 Ω. Por lo tanto, el diagrama de simulación de diafonía después del cambio de resistencia se muestra en la Figura 5 a continuación.

En base a esta figura, se puede ilustrar que la señal de la red ha mejorado y la intensidad de la interferencia provocada en EBI_D1 se ha reducido evidentemente.

b. Diseño de bus diferencial de Internet

Con atributos de interconexiones de alta velocidad y 3GIO, el módulo de simulación de placa desarrollado por Hyper Lynx aplica una ruta de datos en serie súper rápida y una tecnología de sincronización de fuente basada en un bus de señal diferencial, lo que brinda un esquema de resolución conveniente y altamente efectivo para el diseño de PCB de alta velocidad. Tanto el DM9000 como el DM9161 de este sistema tienen dos pares de bus diferencial de señal de alta velocidad:TX+, TX- y RX+, RX- con una impedancia diferencial de 100 Ω. Debido a la teoría de la transmisión, la impedancia diferencial se puede calcular según la fórmula:.

En esta fórmula, Z se refiere a la impedancia de transmisión de cada línea de señal, lo que tiene un efecto crucial en la distancia de comunicación y la capacidad de resistencia al ruido. Aquí se recoge DM9000 para transmitir diferencial a la red TP_E_TX+ y TP_E_TX-. Para reducir el efecto de la reflexión, se coloca una resistencia de 100 Ω en paralelo en las líneas de señal con orificios pasantes aplicados.

C. Diseño de integridad de energía de este sistema

La figura 6 es un modelo básico de distribución de energía en el que la corriente se transmite a cada portador a través de las capas de energía y luego a la capa de tierra.

En el proceso de diseño de PCB de alta velocidad, el consumo de energía en cada unidad debe calcularse en el sistema de circuitos con el ancho de la red eléctrica correctamente distribuida y amplificada adecuadamente.

La integridad de potencia de 6 capas se puede resumir de la siguiente manera:la caída de presión máxima es de 2,1 mV, cercana al 0,06 %; la densidad máxima de corriente es de 16,3 mA/m²; dentro de una categoría adecuada, si la densidad de corriente supera los 50 mA/m², la temperatura de la placa de circuito impreso aumentará, lo que influye en el chip principal y las líneas de señal en el proceso de funcionamiento. El aumento del ancho del cobre es capaz de disminuir la densidad de corriente y el aumento del grosor de los cables de señal es útil para disminuir la temperatura de la PCB.

d. Análisis de compatibilidad electromagnética del sistema

La interferencia electromagnética generalmente se transmite como un portador con señales útiles en la forma de acoplamiento. En este diseño, se aplica el software de simulación Hyper Lynx para analizar la intensidad de radiación de la PCB después del diseño preliminar. La línea de señal crucial, D4, se capta entre ARM9 y SDRAM con posiciones de sonda de 3 m y 10 m respectivamente. Bajo la situación de fuente de excitación de 220 MHz, se pueden obtener datos de simulación de estándares internacionales FCC y CISPR, que se muestran en la Figura 7 a continuación.

Según el resultado de la simulación, la corta distancia a la placa de circuito impreso genera una alta radiación de la placa de circuito y la radiación cambia con el cambio de las frecuencias de la señal. En el proceso de diseño de circuitos de alta velocidad, la antiinterferencia de PCB se puede optimizar mientras se reduce la radiación de ruido.

Recursos útiles
• Consejos de diseño de alta velocidad
• Técnicas de enrutamiento de PCB de alta velocidad para reducir la influencia de EMI
• Malentendidos y estrategias en el diseño de PCB de alta velocidad
• Componente integrado Tecnología de fabricación de PCB
• Tecnología integrada y procedimiento de montaje de PCB integrado de componentes
• Servicio de fabricación de PCB de funciones completas de PCBCart - Múltiples opciones de valor agregado
• Servicio de montaje de PCB avanzado de PCBCart - A partir de 1 pieza