Chip Edge AI elimina arrays MAC tradicionales, alcanza 55 TOPS/W de eficiencia

Una startup de Silicon Valley ha reinventado las matemáticas de redes neuronales, entregando un chip Edge AI que evita el array convencional de multiplicación‑acumulación (MAC). El resultado es un chip de 7×7 mm, llamado Ergo, que entrega 4 TOPS de rendimiento consumiendo apenas 20 mW —rendiendo unos impresionantes 55 TOPS/W. Según Perceive, el chip puede ejecutar cargas de inferencia de nivel data‑center como YOLOv3 a 30 fps con menos de 20 mW.

Perceive, fundada en San Jose hace dos años, salió de su fase sigilosa y está financiada íntegramente por su matriz, Xperi. El equipo central de 41 personas se complementa con un número similar de ingenieros de Xperi enfocados en aplicaciones para Ergo. Steve Teig, fundador y CEO de Perceive y también CTO de Xperi, aporta una profunda trayectoria en diseño de chips e IA, habiendo liderado previamente la startup de lógica programable 3D Tabula y servido como CTO en Cadence.

Teig explica que el camino comenzó con una pregunta simple: "¿Qué cómputos realizan realmente las redes neuronales?" Aplicando principios teórico‑informacionales, el equipo identificó una representación más eficiente de las operaciones de red, lo que a su vez informó la arquitectura de Ergo. Este nuevo enfoque elimina la mayor parte de los arrays MAC convencionales, resultando en un chip 20 a 100 veces más eficiente energéticamente que soluciones competidoras.

La arquitectura de Ergo cuenta con cuatro clústeres de cómputo, cada uno con memoria dedicada. A diferencia de aceleradores típicos que dependen de arrays MAC para productos punto, los clústeres de Ergo ejecutan operaciones de manera novedosa y altamente paralela. Este diseño soporta una amplia gama de topologías de red —incluyendo CNN, RNN e incluso múltiples modelos heterogéneos concurrentes— sin necesidad de RAM externa.

En términos prácticos, Perceive ha demostrado la ejecución simultánea de YOLOv3 (60–70 M parámetros) o M2Det junto con ResNet‑28 y una LSTM para procesamiento de voz. Esta capacidad permite inferencia de visión y audio en tiempo real en el mismo dispositivo edge.

La eficiencia energética se ve reforzada por técnicas agresivas de power‑gating y clock‑gating que aprovechan la naturaleza determinista de las cargas de trabajo de redes neuronales. Como el código de inferencia carece de bifurcaciones, el tiempo es predecible, permitiendo que el chip permanezca prácticamente apagado hasta que un sensor de movimiento o micrófono analógico lo active. Una vez activado, Ergo puede cargar un modelo completo de nivel data‑center e iniciar la inferencia en unos 50 ms, incluyendo descifrado.

Más allá del cómputo, Ergo incorpora un pipeline de procesamiento de imagen por hardware capaz de des‑warping de lentes ojo de pez, corrección gamma, balance de blancos y recorte. Un bloque equivalente de procesamiento de audio soporta beam‑forming en múltiples micrófonos. Un microprocesador Synopsis ARC con núcleo DSP gestiona pre‑procesamiento adicional y ejecuta firmware cifrado, mientras que un bloque de seguridad dedicado cifra todos los caminos de datos y pesos de red para proteger despliegues IoT.

Ergo se conecta a memoria Flash externa y soporta actualizaciones over‑the‑air, permitiendo re‑entrenamiento on‑device o intercambio de modelos según necesidad. El chip y su placa de referencia están actualmente en muestreo; la producción en masa está prevista para el segundo trimestre de 2024.

Steve Teig (Imagen: Perceive)

Perceive afirma que la eficiencia de su chip Ergo alcanza 55 TOPS/W, ejecutando YOLOv3 a 30 fps con solo 20 mW (Imagen: Perceive)

La tecnología de Perceive se basa en reinventar las matemáticas de redes neuronales usando técnicas de teoría de la información (Imagen: Perceive)