Desarrollo de software pre-silicio: Acelerando time-to-market con emulación SoC

En la era tecnológica actual de movimiento rápido, el enfoque más común para cumplir demandas de mercado es el system-on-chip (SoC). Un SoC es un único núcleo de procesador integrado rodeado por aceleradores especializados y E/S extensiva que soportan los periféricos que alimenta.

Desde el boom de datos móviles de 2002, los SoCs se han vuelto indispensables para habilitar las características centrales que definen smartphones. La misma tendencia ahora impulsa su ubicuidad en dispositivos «inteligentes» de consumo —smart TVs, coches conectados y el ecosistema Internet-of-Things (IoT) en rápida expansión.

La demanda creciente de SoCs ha convertido el mercado en una arena altamente competitiva. En respuesta, diseñadores construyen dispositivos más complejos, evolucionando continuamente familias de periféricos y reduciendo la ventana entre diseño y lanzamiento. Para mantener el ritmo, el software debe estar disponible lo más temprano posible y ser lo suficientemente robusto para evitar costosos fixes post-tape-out.

Tradicionalmente, los equipos de software SoC esperaban la primera muestra de silicio antes de iniciar desarrollo. La llegada de un prototipo de silicio disparaba un sprint intenso y corto de bring-up donde desarrolladores de todo el mundo convergían para validar drivers e interfaces. Incluso con este horario agresivo, el software típicamente requería meses —a veces años— para alcanzar readiness de producción, dejando poca confianza antes de poder iniciar producción en masa.

Con diseños SoC creciendo en tamaño y complejidad, la brecha entre disponibilidad de silicio y software listo para producción puede extenderse a varios años. La rápida evolución de familias de periféricos —audio, video, USB, Ethernet, etc.— también crea brechas de expertise que deben cubrirse contratando especialistas, inflando aún más costes y timelines.

Para entregar software fiable antes, la industria adopta una filosofía «shift-left»: iniciar desarrollo concurrentemente con el diseño de hardware. El desarrollo pre-silicio no solo acelera el pipeline de software sino que también expone bugs a nivel de diseño, permitiendo evitar costosos tape-outs de máscara.

Estrategias de desarrollo pre-silicio

El software puede comenzar antes de tape-out usando varias técnicas: prototipado de software, testbenches RTL, prototipos FPGA y, más efectivamente, emulación de sistema completo. Cada método se enfoca en un nivel de abstracción específico y viene con sus propios trade-offs.

Modelos de comportamiento System-C

Crear un modelo System-C para cada bloque IP permite a desarrolladores escribir y testear drivers en aislamiento. Sin embargo, el esfuerzo para modelar cada periférico con precisión es sustancial, requiriendo un equipo dedicado que puede rápidamente sobrepasar presupuestos de proyecto. Además, los modelos de comportamiento dependen fuertemente de la interpretación del modelador; cualquier mismatch entre intención de diseño y modelo puede llevar a bugs sutiles que son caros de diagnosticar después.

Testbench RTL

Los testbenches RTL, construidos desde el mismo Verilog o VHDL usado para verificación, proporcionan simulación cycle-accurate del SoC completo. Se mantienen en lockstep con el diseño de hardware, asegurando la representación más actualizada. La desventaja es la velocidad: un simulador cycle-accurate es órdenes de magnitud más lento que hardware real, haciendo el desarrollo de drivers un proceso lento de meses que puede negar los beneficios de inicios tempranos.

Prototipos FPGA

FPGAs modernos son ahora capaces de sintetizar bloques IP enteros desde RTL, entregando comportamiento cycle-accurate a una fracción del tiempo de simulación. Mapeando cada periférico a un FPGA separado, desarrolladores pueden escribir y depurar drivers rápidamente. El trade-off es que la integración completa del SoC —cómo bloques comunican y comparten recursos— falta, limitando la profundidad de validación y dejando issues de nivel de integración para surgir solo después que el silicio está disponible.

Emuladores SoC

Los emuladores SoC representan el enfoque más balanceado. Construidos sobre el mismo RTL que el silicio, ofrecen rendimiento cycle-accurate mientras corren 100x más rápido que testbenches Verilog. Esta velocidad habilita porting completo de OS, desarrollo de drivers y testing a nivel de sistema en semanas en lugar de meses.

Los emuladores también soportan una amplia gama de periféricos —UART, I²C, controladores de display, PCIe, Ethernet, Wi-Fi, cámaras, sensores— permitiendo a desarrolladores emular una placa de desarrollo completa. El software puede depurarse con herramientas JTAG estándar, y dispositivos reales o virtuales como NAND flash pueden adjuntarse, proporcionando un entorno realista para validación de ROM, OS y firmware.

Más allá del desarrollo temprano, los emuladores brillan durante debugging post-silicio. Porque corren el mismo OS y drivers que el producto final, ingenieros pueden replicar issues a nivel de silicio en el emulador, analizar trazas a nivel de señal y verificar fixes antes que el silicio llegue al campo.

En estudios comparativos, los emuladores consistentemente superan a modelos System-C, testbenches RTL y prototipos FPGA en términos de velocidad, cobertura y coste-efectividad. Mientras la inversión inicial en una plataforma emuladora puede parecer alta, los ahorros en time-to-market reducido y mitigación de riesgo a menudo superan el coste.

Según la Ley de Moore, los conteos de transistores se duplican aproximadamente cada dos años, empujando SoCs ARM de 64-bit actuales hacia 100-300 millones de logic gates. En este entorno, solo un emulador de sistema completo puede escalar para cumplir las demandas de equipos de software SoC modernos.

Referencias

1. Trimberger, Stephen M. «Three Ages of FPGAs.» IEEE Xplore Full-Text PDF: 2015, https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=7086413.
2. Brunet, Jean-Marie. «Why Modern SoC Designs Embrace Emulation.» Embedded Computing Design, 5 Sept. 2018, https://embedded-computing.com/embedded-computing-design/why-modern-soc-designs-embrace-emulation.
3. «Soc Emulation.» Soc Emulation, 2019, https://www.aldec.com/en/solutions/hardware_emulation_solutions/co-emulation-soc-emulation.
4. «Cramming More Components onto Integrated Circuits.» https://www.cs.utexas.edu/, 2006, cs.utexas.edu/~fussell/courses/cs352h/papers/moore.pdf.