El financiamiento de la Fed tiene como objetivo el cifrado homomórfico práctico

La Agencia de Proyectos Avanzados de Defensa de los Estados Unidos (Darpa) ha adjudicado contratos a cuatro equipos para desarrollar aceleradores ASIC para el cifrado totalmente homomórfico como parte de su programa de protección de datos en entornos virtuales (DPRIVE). Los cuatro contratos han sido adjudicados a equipos liderados por Duality Technologies, Intel, SRI International y Galois. Tres de los cuatro valen entre $ 11,5 millones y $ 15 millones; Intel no reveló el monto de su premio.

El cifrado totalmente homomórfico es el "Santo Grial" de las tecnologías de cifrado

El objetivo del programa DPRIVE de 3,5 años es permitir el cálculo de datos cifrados con FHE dentro de un orden de magnitud del tiempo de cálculo del cálculo no cifrado actual. A menudo conocido como el "Santo Grial" del cifrado, el cifrado totalmente homomórfico permite realizar cálculos sobre datos cifrados; cuando se descifra el resultado, coincide con el resultado que habría sido del mismo algoritmo realizado en datos no cifrados.

Los esquemas de cifrado existentes permiten compartir datos cifrados, pero la clave también debe compartirse para que los datos puedan descifrarse para realizar cálculos con ella. Esto los hace vulnerables a los ataques. Los esquemas de cifrado homomórfico no requieren que se comparta la clave:los datos se cifran de un extremo a otro.

Las técnicas simples de cifrado homomórfico ya se utilizan comercialmente, pero normalmente permiten sumar números cifrados y nada más. El cifrado totalmente homomórfico permite ejecutar cualquier operación matemática en datos cifrados sin descifrarlos; Los esquemas han existido desde 2009, pero hasta ahora, la tecnología no ha sido utilizable en el mundo real debido a que es muy computacionalmente intensiva.

"Un cálculo que tardaría un milisegundo en completarse en una computadora portátil estándar, tardaría semanas en calcularse en un servidor convencional que ejecute FHE hoy", dijo el director del programa de Darpa, Tom Rondeau, en un comunicado.

Wally Rhines, director ejecutivo de Cornami, dijo a EE Times El año pasado, el cifrado totalmente homomórfico requiere "miles de FFT secuencialmente y polinomios de 500 órdenes con coeficientes de punto flotante de doble precisión", y que esto requeriría muchas veces el rendimiento de las CPU y GPU de última generación.

Wally Rhines (Imagen:Cornami)

Cornami, una startup de California que no participa en el programa DPRIVE, aplicó inicialmente su estructura informática reconfigurable de muchos núcleos a la aceleración de la inteligencia artificial. Desde que Rhines tomó el mando, la compañía se está enfocando en FHE, un campo en el que "no hay competidores", dijo Rhines en ese momento. Al igual que los esfuerzos de Darpa, el objetivo de Cornami es acelerar la FHE a niveles utilizables.

Las implicaciones de una tecnología FHE utilizable serían tremendas para campos como la IA. Hoy en día, la gran mayoría de la capacitación en inteligencia artificial se lleva a cabo en la nube, pero las preocupaciones por la privacidad no permiten que las empresas de varias aplicaciones clave (finanzas y atención médica, por ejemplo) envíen datos a la nube. Con los futuros aceleradores ASIC para FHE, las empresas de investigación médica o las nuevas empresas de tecnología financiera podrían cargar datos cifrados en la nube, entrenar modelos de inteligencia artificial con ellos y descargar los resultados, descifrando el resultado solo una vez que se haya recuperado de forma segura en la empresa. Los datos también se pueden agrupar, como los datos médicos de diferentes hospitales, cada parte conserva la privacidad de sus datos, pero la IA puede aprender de ellos de todos modos.

Palabras grandes

El desafío para cada uno de los equipos de investigación en el programa DPRIVE es desarrollar una pila de hardware y software para acelerar el cálculo de FHE de modo que sea comparable a operaciones de datos no cifradas similares. Los requisitos de Darpa para el hardware incluyen flexibilidad, escalabilidad y programabilidad.

Uno de los enfoques clave que adoptarán los equipos es la exploración de grandes tamaños de palabras aritméticas (LAWS). El diseño actual de la CPU se basa en palabras de 64 bits, pero FHE requiere longitudes de palabra mucho más largas. La relación señal-ruido para datos cifrados está directamente relacionada con el tamaño de la palabra; las palabras más largas significan que se acumula menos ruido cada vez que se procesa un cálculo de FHE. Esto significa que se pueden realizar más cálculos antes de que se alcance el umbral de ruido irreparable (más allá del cual los datos ya no se pueden recuperar). Se espera que los equipos exploren tamaños de palabras de hasta miles de bits.

La verificación de circuitos LAWS es particularmente difícil, ya que el espacio de estado del circuito se vuelve inmanejable. El documento de licitación de Darpa dice que los intentos de verificación anteriores en multiplicadores de tamaño de palabras grandes expiraron cuando el tamaño de la palabra alcanzó los 256 bits. Los circuitos criptográficos tienen una gran carga de prueba para la corrección matemática, lo que requiere una verificación de circuito completo.

Los equipos también explorarán enfoques novedosos para la gestión de la memoria, estructuras de datos flexibles y modelos de programación.

Tecnologías de dualidad

Duality Technologies ha recibido $ 14,5 millones de Darpa para DPRIVE. La empresa es una empresa de nueva creación que ayuda a las empresas sujetas a normativas (principalmente en los campos financiero y médico) a compartir datos encriptados homomórficamente. Duality ya ofrece plataformas comerciales basadas en FHE, como SecurePlus, su plataforma de middleware que permite a las empresas cifrar datos y luego ejecutar análisis en los datos cifrados, en los propios servidores de las empresas o en la nube.

Kurt Rohloff (Imagen:Duality Technologies)

"[La aceleración de hardware FHE] es una cuestión de dimensionalidad y ancho de bits", dijo el director ejecutivo de Duality, Kurt Rohloff, a EE Times en una entrevista de 2019. “Estamos tratando con operaciones vectorizadas y las dimensiones de los vectores son típicamente del orden de decenas de miles ... 16.000 o 32.000 dimensionalidad es bastante estándar en este caso. Hemos trabajado bastante en operaciones de 64 bits, pero puedo vernos fácilmente yendo a tamaños de palabras de varios cientos de bits o incluso de miles de bits ".

Para el contrato DPRIVE, Duality ha reunido a un equipo de expertos del Instituto de Ciencias de la Información de la Universidad del Sur de California, la Universidad de Nueva York, la Universidad Carnegie Mellon, SpiralGen, la Universidad Drexel y TwoSix Labs. El acelerador de hardware que desarrolla este equipo estará completamente integrado con la biblioteca FHE de código abierto de Palisade.

Intel

Intel también se ha unido al programa DPRIVE, con un equipo que abarca Intel Labs, el grupo de ingeniería de diseño de Intel y el grupo de plataformas de datos de la empresa. Intel se ha asociado con Microsoft, quien liderará la implementación comercial del ASIC Intel resultante probándolo en sus nubes Azure y Jedi. Las dos empresas también trabajarán con organismos internacionales de normalización sobre normas FHE.

Intel dice que su futuro ASIC podría reducir potencialmente el tiempo de procesamiento de criptogramas FHE en “cinco órdenes de magnitud”, aunque no dio ninguna pista sobre cómo planeaba lograrlo. La compañía dijo que planea evaluar el progreso de su acelerador FHE ASIC en el entrenamiento de inteligencia artificial y las cargas de trabajo de inferencia utilizando datos cifrados con FHE a escala, a lo largo del proceso, lo que quizás nos dé una pista sobre cómo ve la tecnología que se usa en aplicaciones comerciales.

SRI Internacional

Un tercer equipo es del instituto de investigación sin fines de lucro SRI International, que recibió $ 11.5 millones como parte del programa. La compañía dijo que ha reunido un equipo de investigadores e ingenieros de clase mundial para asumir el desafío.

"Crear un nuevo acelerador de hardware para datos cifrados FHE es un desafío técnico único que requiere experiencia en arquitecturas de coprocesador, diseño de hardware, verificación asistida por computadora de hardware, software, matemáticas y algoritmos FHE", dijo Karim Eldefrawy, científico informático principal de SRI International, en un comunicado. “Con el equipo de investigadores de primer nivel que hemos reunido para este proyecto, estamos seguros de que en unos años podremos desarrollar una solución de hardware viable que hará que el procesamiento de datos FHE sea práctico y comercialmente viable para un gran conjunto de aplicaciones”.

Galois

La firma de investigación y desarrollo en ciencias de la computación Galois ya trabaja con muchas entidades gubernamentales de los Estados Unidos, incluidas Darpa y Nasa, para resolver problemas tecnológicos difíciles. La compañía recibió un contrato de $ 15,3 millones para desarrollar un acelerador FHE por parte de DPRIVE.

Galois planea centrarse en el diseño de circuitos asincrónicos que permitirá que cada cálculo se ejecute lo más rápido posible, en lugar de estar limitado por el peor de los casos, así como crear una nueva microarquitectura de flujo de datos diseñada para enrutar los datos "justo a tiempo" para operar de forma independiente. elementos de procesamiento.

Galois cree que una ganancia de rendimiento general de 10,000X es factible en relación con los actuales sistemas FHE basados ​​en software. La empresa desglosó las ganancias de rendimiento que espera de la siguiente manera:

• 300X de aceleración de hardware basada en ASIC
• 2 veces o más por el uso de lógica asincrónica en lugar de sincronizada
• 10 veces mayor que las operaciones de tamaño de palabras aritméticas grandes en hardware, lo que evita la necesidad de representaciones de sistemas de números de residuos difíciles de manejar
• 5 veces más desde un enfoque de flujo de datos optimizado que maximiza la utilización de unidades funcionales aritméticas
• El doble de la vectorización y los patrones de acceso a la memoria optimizados.

Escalas de tiempo

DPRIVE es un programa de 42 meses de tres fases, con métricas de rendimiento que deben lograrse al final de cada fase para permitir la progresión a la siguiente fase. No se espera que todos los equipos pasen de la fase uno.

Durante los 15 meses de la fase uno, los equipos producirán la lógica central del diseño del acelerador FHE, optimizando el tamaño de las palabras y emulando los bloques de construcción del circuito. La fase dos, también de 15 meses, verá a los equipos terminar el diseño del acelerador FHE basado en los bloques de construcción de la fase 1, junto con la arquitectura de memoria. Durante una fase tres de un año, los equipos construirán un acelerador FHE funcional y utilizable, completo con capacidad de programación de software completa.

El programa DPRIVE debería concluir alrededor de septiembre de 2024.

>> Este artículo se publicó originalmente el nuestro sitio hermano, EE Times.

---

Contenidos relacionados:

• Seguridad de IoT:seguridad física y de hardware
• La memoria juega un papel vital en la seguridad
• Lograr la seguridad de MPU
• Seguridad de IoT:capacidades criptográficas críticas
• Las MCU utilizan tecnología PUF para llenar la brecha de seguridad de la clave privada
• Cómo afectará la computación cuántica a la seguridad de IoT
• Una introducción a la informática periférica confidencial para la seguridad de IoT
• Cumplimiento de seguridad, raíz de la confianza, software en el mundo integrado 2021

Para obtener más información sobre Embedded, suscríbase al boletín informativo semanal por correo electrónico de Embedded.