Transformando las comunicaciones del sistema y del chip

Los teléfonos inteligentes, los dispositivos portátiles, los dispositivos de Internet de las cosas (IoT) y otros productos conectados a dispositivos móviles son cada vez más avanzados y complicados. Los diseñadores y desarrolladores se encuentran trabajando con más y más periféricos distribuidos en una placa de circuito impreso (PCB) u otros sistemas en conjunto. Los sistemas están más densamente empaquetados con sensores y otros componentes, y los procesadores de aplicaciones y / o los concentradores de sensores requieren más de sus interfaces para controlar y transmitir datos hacia / desde ellos.

La especificación de interfaz MIPI I3C v1.1, anunciada el 15 de enero de 2020, vincula todos estos periféricos a un procesador de aplicaciones a velocidades más altas de lo que era posible anteriormente y con mayor capacidad de control, capacidad de administración e integridad del sistema (Figura 1). El uso extensible de carriles bus adicionales (simple, doble o cuádruple) permite que I3C v1.1 alcance una tasa de datos efectiva cercana a los 100 Mbps sin requerir complejidad de implementación, costos o ciclos de desarrollo adicionales. Y una serie de nuevas características elegidas estratégicamente ofrece mejoras en la confiabilidad y resistencia general del sistema.

Figura 1. Diagrama del sistema MIPI I3C (MIPI Alliance)

I3C v1.1 es ideal para los implementadores de nivel de sistema de hoy que buscan una solución de bus de servicios públicos estandarizada y de bajo costo con pequeñas huellas de silicio y PCB y un ecosistema bien definido y fácilmente disponible de periféricos, sensores y aplicaciones. Además, es una solución innovadora para diseñadores y desarrolladores. MIPI I3C ha sido diseñado para adaptarse sin problemas a los desafíos de la próxima generación que presentan los dispositivos IoT, teléfonos inteligentes, dispositivos portátiles y otros productos conectados a dispositivos móviles del mañana.

Evolución de las necesidades de integración

Para comprender cuán poderosas y perfectamente sincronizadas son las nuevas capacidades en I3C v1.1, es importante observar el contexto de desarrollo en el que se han definido.

Hace casi 40 años, ² Comunicaciones de chip transformadas en C. Desde la invención del bus de computadora en serie del "circuito interintegrado" en 1982, prácticamente todos los fabricantes de chips del mundo han adoptado I ² C para comunicaciones de corta distancia. Surgió a lo largo de los años como una interfaz de facto para conectar periféricos de baja velocidad a procesadores en sistemas electrónicos.

Sin embargo, en la era actual de sistemas cada vez más diversos, las limitaciones del venerable I ² C son evidentes. Sigue siendo un recurso funcional, pero no totalmente confiable en configuraciones de productos más complejas y a medida que ha evolucionado la necesidad de velocidad. Los diseñadores y desarrolladores se han vuelto cautelosos con el rendimiento real que se puede lograr a través de I ² C. Pueden apuntar a la operación I ² C a 1 MHz, por ejemplo, pero cuando se implementa en un sistema complejo, la velocidad real que se puede lograr podría volver a ser de 400 KHz.

2017 trajo consigo otra transformación. MIPI I3C se introdujo para mejorar las características, el rendimiento y la utilización de energía de I²C, mientras se mantiene la compatibilidad con versiones anteriores para la mayoría de los dispositivos. Las industrias que crean dispositivos IoT, teléfonos inteligentes, dispositivos portátiles y otros productos conectados a dispositivos móviles se unieron a través del Grupo de trabajo MIPI I3C para crear una especificación que simplificaría aún más la integración de más y más sensores y otros periféricos en factores de forma pequeños y con limitaciones de espacio. El objetivo era abordar los puntos débiles clave con los que se enfrentaban muchos desarrolladores cuando trabajaban con I ² C y otras interfaces heredadas, como la interfaz periférica en serie (SPI) (Figura 2).

Figura 2. MIPI I3C vs. I2C FM + Velocidades de bits de bloques de datos en Mbps (reloj de 12,5 Mhz) (MIPI Alliance)

La versión 1.0 de MIPI I3C estableció una línea de base crucial para el nuevo protocolo, y la especificación se utilizó con éxito en aplicaciones como acelerómetros, actuadores, retroalimentación háptica, detección infrarroja o ultravioleta, comunicaciones de campo cercano, cámaras de tiempo de vuelo, contacto pantallas, transductores y sensores ultrasónicos. La v1.1 recién introducida es la primera actualización que se basa en la base MIPI I3C.

Desbloqueo de nuevos espacios de aplicaciones

El transporte de datos entre hosts y dispositivos ahora puede tener lugar a través de múltiples carriles en todos los modos de I3C v1.1 (Figura 3), incluido el nuevo modo de transporte masivo, HDR-BT. La extensión de dos a tres cables, por ejemplo, duplica la velocidad de transporte, lo que reduce el tiempo que el host está "despierto" y espera para procesar los datos del dispositivo y, por lo tanto, reduce el consumo de energía del sistema. Y se pueden lograr aumentos drásticos en la tasa según lo considere oportuno el implementador, sin necesidad de implementar más entradas / salidas de propósito general (GPIO), protocolos más avanzados o tiempos más rápidos. Esto hace que sea simple y rentable para los diseñadores y desarrolladores lograr el aumento de velocidad que necesitan, con las compensaciones que elijan, para aplicaciones emergentes avanzadas como imágenes "siempre activas".

Figura 3. Tasas de bits efectivas de múltiples carriles MIPI I3C, en Mbps (MIPI Alliance)

Además, v1.1 ofrece una variedad de nuevas características clave:control de flujo integral, detección / recuperación de errores mejorada, direccionamiento agrupado, transferencia de extremo externo, restablecimiento de esclavos y capacidades mejoradas de código de comando común (CCC), entre ellas. Implementado en una E / S de semiconductor de óxido metálico complementario estándar (CMOS) y utilizando una interfaz simple de reloj y datos, MIPI I3C v1.1 permite que un procesador host pueda evaluar lo que está sucediendo en los diferentes periféricos alrededor de cualquiera una placa de circuito impreso o sistema. Por ejemplo, la comprensión mejorada del sistema y la responsabilidad por el calor, el rendimiento, la integridad, la seguridad y otros atributos permiten que un controlador host funcione con una mejor idea de lo que está sucediendo en el mundo real del sistema general que está organizando, y estos son los tipos de tareas y dispositivos que MIPI I3C fue diseñado para conectar juntos. Mientras que las interfaces heredadas se eligen para atributos particulares (tal vez velocidad de datos, baja cantidad de pines y / o administración de bus incorporada) y luego se vinculan entre sí a través de protocolos comunes de nivel superior, MIPI I3C fue diseñado para brindar todos esos beneficios. De esta manera, los sistemas pueden migrar hacia un nuevo bus común, en lugar de una colección fragmentada.

Además, la amplia aplicabilidad y el atractivo de las nuevas funciones implementadas en v1.1 funcionan en conjunto para permitir que I3C se utilice de formas completamente nuevas. Es posible que veamos comunicaciones I3C dentro de un sistema en paquete (SiP) o entre diferentes sistemas grandes para alimentar casos de uso como el canal de banda lateral de memoria DIMM5 (SDRAM), control de dispositivos de imágenes, administración del sistema del servidor, comunicaciones de aplicaciones de depuración, comando de pantalla táctil y comunicaciones, así como el comando, control y transporte de datos de dispositivos sensores.

Además, las características en v1.1 hacen que MIPI I3C sea más probable que los desarrolladores y diseñadores confíen en la ruta crítica de los productos, y posicionan la interfaz para mantenerse al día con las demandas de ancho de banda de los dispositivos emergentes con más sensores y otros periféricos, como Cámaras de 360 ​​grados, dispositivos industriales inteligentes, robots y drones. En los dispositivos de borde de IoT, I3C puede ayudar a reducir la cantidad de pines de interfaz necesarios para permitir diseños de paquetes de MCU más pequeños y de menor costo. Con su transporte de datos más alto y más eficiente, I3C también puede reducir el consumo de energía, lo cual es valioso dado que muchos dispositivos de IoT funcionan con baterías y / o tienen energía neta cero.

Debido a que muchos de los avances que el Grupo de trabajo MIPI I3C habilitó en v1.1, como una capacidad de restablecimiento esclavo estandarizado y un mejor manejo de errores y control de flujo, estaban relacionados con los inconvenientes y el trabajo adicional que normalmente se tenía que hacer para obtener I ² C y SPI para que funcionen, la comunidad de desarrollo está ahora preparada para una migración a gran escala a I3C. La nueva versión ofrece una ruta de actualización robusta, adaptable y flexible a partir de las interfaces heredadas de hace décadas.

Ya en el trabajo anticipándonos a las demandas del mañana

Con MIPI I3C, los desarrolladores y diseñadores de los mercados móviles y muchos otros, incluidos los de automoción, clientes de PC, centros de datos, drones, industrial e IoT, pueden aprovechar un ecosistema en crecimiento, vibrante y bien respaldado, basado en y comprometido con interoperabilidad. Se están formando enlaces con la industria para promover la gestión y la seguridad del sistema. Por ejemplo, la Asociación de Tecnología de Estado Sólido JEDEC colaboró ​​con MIPI en el desarrollo del nuevo bus de banda lateral del módulo JEDEC de 1.0v, un superconjunto del bus básico MIPI I3C.

Este ecosistema MIPI I3C es la base sobre la que se pondrá en marcha el próximo ciclo de innovación en comunicaciones de sistemas y chips. Se anima a las empresas a participar a través de los talleres de interoperabilidad y las actividades de desarrollo de especificaciones de MIPI Alliance.

Entonces, ¿qué sigue para I3C?

El Grupo de trabajo MIPI I3C se esfuerza por garantizar que el conjunto de características y el alcance de la especificación sigan siendo relevantes. Ya se están discutiendo las capacidades mejoradas (mayor alcance, diversas mejoras, requisitos automotrices, aumentos de velocidad, nuevos usos de múltiples carriles, conectores estandarizados y otras mejoras de funciones) que la próxima versión de MIPI I3C puede exigir.