MIPI Alliance presenta I3C v1.1: Un estándar moderno de comunicaciones de datos

La MIPI Alliance, una organización internacional que desarrolla especificaciones de interfaz para industrias móviles e influenciadas por móviles, ha anunciado MIPI I3C v1.1, la primera actualización a su interfaz innovadora que elimina los puntos de dolor históricos del desarrollo I2C.

MIPI I3C v1.1, disponible ahora para miembros de MIPI, es un bus de utilidad y control de velocidad media, escalable, que conecta periféricos a un procesador de aplicación, agilizando la integración y mejorando eficiencias de coste en el desarrollo de smartphones, wearables, servidores de alto rendimiento, aplicaciones automotrices y más.

Joel Huloux, presidente de MIPI Alliance, dice: «Ofreciendo un aumento dramático de velocidad y una serie de nuevas características para mejorar la fiabilidad, MIPI I3C v1.1 fortalece significativamente la ruta de actualización para implementadores de I2C y permite muchos casos de uso diferentes a través de móvil y múltiples otros mercados incluyendo automotriz, clientes PC, centros de datos, drones, industrial e internet de las cosas.

«La especificación es ideal para implementadores a nivel de sistema que buscan una solución de bus de utilidad estandarizada, de bajo coste, off-the-shelf con una huella pequeña de circuito impreso (PCB) y un ecosistema bien definido y fácilmente disponible de periféricos, sensores y aplicaciones».

Basándose en un número menor de pines y la menor cantidad de espacio en PCB comparado con otras soluciones de bus, MIPI I3C integra sensores mecánicos, de movimiento, biométricos, ambientales y cualquier otro tipo de sensor. La nueva versión construye sobre esas capacidades con nuevas características para comando, control y comunicación periférica a un procesador host sobre una distancia corta.

Por ejemplo, MIPI I3C v1.1 prevé uso extensible de carriles de bus extra para aumentar la velocidad de interfaz a cerca de 100 MHz, protegiendo la interfaz para futuros requisitos de velocidad crecientes.

El mayor soporte de velocidad y una serie de nuevas características —direccionamiento agrupado, detección/recuperación de error mejorada, reinicio de esclavo, control de flujo comprehensivo, transferencia fuera de fin y nuevas capacidades de comando, control y comunicación (CCC)— trabajan juntos para habilitar un conjunto diverso de nuevas aplicaciones:

• Control de memoria DIMM5
• Imagen «always-on»
• Gestión de servidores
• Comunicaciones de aplicación de depuración
• Comando y comunicaciones de pantalla táctil
• Comando, control y transporte de datos de dispositivo sensor
• Gestión de energía

Ken Foust, presidente del Grupo de Trabajo MIPI I3C, dice: «En el desarrollo de MIPI I3C v1.1, el grupo de trabajo confió en input de experiencias de mercado reales para poner en lugar lo que faltaba y entregar las capacidades finales para permitir a implementadores de I2C moverse a I3C.

«Al mirar la próxima evolución de MIPI I3C, el grupo de trabajo considerará una gama de nuevas capacidades, incluyendo mayor alcance, varias mejoras de desarrollo de especificación, más requisitos automotrices, aumentos de velocidad, nuevos usos multi-carril, nuevos enfoques PHY, conectores estandarizados y otros refinamientos de características».

MIPI organizará un webinar el 12 de febrero de 2020, a las 8 am Pacífico para explorar más las características y beneficios de MIPI I3C v1.1 y proporcionar una actualización sobre el ecosistema I3C. Para registrarse, visite https://bit.ly/2t56SVD.

Además, una variedad de otros recursos de solución de sistema han sido introducidos para ayudar a desarrolladores y apoyar el ecosistema I3C:

MIPI Discovery and Configuration (MIPI DisCo) para I3C es un marco de software diseñado para simplificar la integración de software de sensores y otros periféricos que usan la interfaz de dispositivo MIPI I3C, permitiendo a sistemas operativos principales identificar dispositivos externos conformes con MIPI en sistemas móviles e influenciados por móviles e implementar automáticamente controladores para ellos.

La Interfaz de Controlador Host MIPI I3C define un conjunto común de capacidades para el controlador host y la interfaz de software. Una actualización a la interfaz para soportar v1.1 está actualmente en desarrollo.

MIPI Debug para I3C, una interfaz bare-metal de pines mínimos en desarrollo para transportar controles y datos de depuración entre un sistema de depuración y prueba (DTS) y sistema objetivo (TS), está dirigido a ser lanzado a finales de este año.

Talleres de interoperabilidad MIPI I3C y MIPI DevCon ofrecen oportunidades para explorar compatibilidad de dispositivos y aprender más sobre I3C y otras especificaciones MIPI. Consulte el sitio web frecuentemente para próximos eventos.

Además, una serie de recursos de información, como FAQs, una Nota de Aplicación, y una Suite de Pruebas de Conformidad (CTS), están siendo desarrollados para incluir v1.1.