Niveles de voltaje de señales lógicas: TTL vs CMOS

Voltajes de entrada para compuertas lógicas

Los circuitos lógicos están diseñados para operar con dos niveles de voltaje discretos que representan valores binarios: un «alto» (lógica 1) cercano al voltaje de alimentación y un «bajo» (lógica 0) cerca de tierra. En un mundo ideal estos niveles estarían exactamente en los rieles de alimentación, pero las caídas reales de transistores y efectos de carga significan que las señales suelen caer entre 0 V y el voltaje de alimentación.

Tolerancia de voltaje de entradas TTL

Los dispositivos TTL funcionan con alimentación nominal de 5 V (±0,25 V). Un «alto» TTL perfecto sería exactamente 5,00 V y un «bajo» perfecto 0,00 V, pero los umbrales reales son más tolerantes:

• Tolerancia entrada baja: 0 V a 0,8 V
• Tolerancia entrada alta: 2 V a 5 V

Correspondientemente, las garantías de salida son:

• Rango salida baja: 0 V a 0,5 V
• Rango salida alta: 2,7 V a 5 V

Los voltajes entre 0,8 V y 2 V caen en la zona «incierta» —los fabricantes TTL no prometen cómo reaccionará una compuerta a tales entradas.

Margen de ruido TTL

El margen de ruido es el buffer entre el swing de salida garantizado y la ventana de entrada aceptable. Para TTL:

• Margen nivel bajo: 0,8 V – 0,5 V = 0,3 V
• Margen nivel alto: 2,7 V – 2 V = 0,7 V

Estos márgenes protegen a una compuerta receptora de malinterpretar una salida débil en cascada.

Tolerancia de voltaje de entradas CMOS

Los dispositivos CMOS, también típicamente alimentados a 5 V, tienen umbrales más agudos pero márgenes más amplios:

• Tolerancia entrada baja: 0 V a 1,5 V
• Tolerancia entrada alta: 3,5 V a 5 V

Las garantías de salida son aún más estrictas:

• Rango salida baja: 0 V a 0,05 V
• Rango salida alta: 4,95 V a 5 V

Margen de ruido CMOS

Las compuertas CMOS presumen márgenes de ruido de 1,45 V tanto para nivel bajo como alto —más del doble del máximo TTL de 0,7 V— haciéndolas resistentes a picos de voltaje espurios.

Márgenes de ruido a voltajes de operación superiores

A diferencia de TTL, CMOS puede operar de 5 V hasta 15 V (algunos dispositivos incluso 18 V). Rieles de alimentación más altos expanden las ventanas seguras de entrada y salida:

Estas cifras representan especificaciones de peor caso del fabricante; en la práctica muchas compuertas CMOS toleran «altos» más altos y «bajos» más bajos que los listados.

Umbrales de voltaje

Dentro de la banda de entrada incierta yace un voltaje de umbral preciso que determina si una compuerta interpreta la señal como 0 o 1. Para la mayoría de dispositivos este umbral es un punto único entre la entrada baja garantizada más alta y la entrada alta garantizada más baja.

Entradas con ruido AC

Cuando ruido AC se superpone a un nivel lógico DC, la compuerta puede alternar de un lado a otro alrededor de ese umbral único, produciendo salidas erráticas —problema también visto en amplificadores operacionales comparadores analógicos.

Trigger Schmitt

La solución es realimentación positiva, creando dos umbrales distintos: flanco ascendente (VT+) y descendente (VT–). Esta histéresis asegura salida estable incluso cuando la entrada fluctúa cerca del punto de decisión.

Histéresis en compuertas Schmitt Trigger

Las compuertas Schmitt trigger se marcan con un pequeño símbolo de histéresis en esquemáticos. La realimentación positiva integrada aumenta la inmunidad al ruido, haciéndolas ideales para entornos ruidosos.

Uso de tecnologías TTL y CMOS en el mismo sistema

Aunque ambas familias pueden compartir alimentación de 5 V, las salidas TTL a menudo quedan cortas de los umbrales de entrada CMOS al operar a voltajes mayores, y viceversa. Los desajustes pueden causar errores lógicos.

Circuito de ejemplo combinación TTL y CMOS

Considera una compuerta NAND TTL alimentando un inversor CMOS, ambas alimentadas a 5 V:

• Salida baja TTL (0 V–0,5 V) está cómodamente dentro del rango entrada baja CMOS (0 V–1,5 V).
• Salida alta TTL (2,7 V–5 V) puede situarse en la zona incierta para CMOS, arriesgando interpretación errónea como baja.

Añadir un resistor pull-up en la salida TTL puede elevar el nivel alto al riel de alimentación, asegurando un alto CMOS sólido.

Uso de compuerta TTL colector abierto con compuerta CMOS

Las salidas colector abierto TTL pueden ser elevadas por pull-up a cualquier voltaje, incluyendo 10 V. El nivel alto resultante iguala la alimentación del pull-up, alineándose perfectamente con una entrada CMOS operando a ese voltaje.

Problemas de usar salida CMOS a entrada TTL

Las salidas CMOS son típicamente seguras para alimentar entradas TTL cuando ambas usan la misma alimentación de 5 V, porque el voltaje alto CMOS está dentro de la ventana entrada alta TTL. Sin embargo, si el dispositivo CMOS funciona sobre 5 V, su salida alta excederá el límite entrada alta TTL, pudiendo dañar la compuerta TTL.

Uso de circuito inversor colector abierto

Un transistor NPN discreto puede emular un inversor colector abierto, permitiendo que un alto CMOS (sobre 5 V) se traduzca seguro a bajo TTL, y un bajo CMOS a alto TTL. La lógica se invierte, por lo que el diseño del sistema debe contemplar esto.

El resistor pull-up opcional deja la entrada TTL flotar alta cuando el transistor está apagado, coincidiendo con el estado alto por defecto de TTL.

HOJA DE TRABAJO RELACIONADA:

• Hoja de trabajo de señales de lógica digital