Innatera presenta sus primeros chips neuromórficos de IA para aplicaciones de borde de ultra-bajo consumo

Innatera, una startup neerlandesa especializada en aceleradores de IA neuromórficos para redes neuronales de pulsos (SNN), ha producido sus primeros chips, evaluado su rendimiento y revelado detalles arquitectónicos clave.

La compañía también anunció que Alberto Sangiovanni‑Vincentelli —cofundador de Cadence y Synopsys— se ha unido como presidente del consejo. Sangiovanni‑Vincentelli es actualmente profesor en UC Berkeley y aporta décadas de experiencia en la industria.

A diferencia de los modelos de IA convencionales, las SNN imitan la actividad de pulsos del cerebro, usando el tiempo preciso de pulsos eléctricos para realizar reconocimiento de patrones. Debido a este paradigma computacional único, las SNN exigen hardware dedicado que pueda procesar datos de series temporales eficientemente consumiendo energía mínima.

Mientras que muchos rivales como Prophesee se centran en flujos de imagen y vídeo, Innatera se enfoca en audio (reconocimiento de voz), salud (monitorización de signos vitales) y radar (detección de caídas preservando privacidad para ancianos). Estos dominios dependen de datos de series temporales continuas y requieren envolventes de potencia ajustadas en el nodo sensor.

«Nuestro array destaca en el procesamiento de datos de series temporales, que es el núcleo de aplicaciones de audio, salud y radar», dijo Marco Jacobs, VP de Marketing y Desarrollo de Negocio. «Hay pocas soluciones que aborden estas necesidades efectivamente.»

Las pruebas de Innatera muestran que cada evento de pulso consume menos de un picojoule —menos de 200 fJ en proceso TSMC 28 nm— acercándose a la energía usada por neuronas biológicas. Una tarea típica de detección de palabras clave requirió menos de 500 pulsos por inferencia, produciendo disipación de potencia sub-miliwatt, según el CEO Sumeet Kumar.

Arquitectura de procesamiento

El procesador de Innatera usa un array neuro-sináptico masivamente paralelo con codificadores y decodificadores de pulsos, operando en un dominio analógico/mixtos para preservar dinámicas de tiempo continuo.

La arquitectura enfatiza la programabilidad, permitiendo conectividad flexible de neuronas y ajustes finos de tiempo de pulsos mediante el SDK. Esta flexibilidad es esencial para reproducir las topologías de red complejas del cerebro en silicio y para optimizar el rendimiento en diversas cargas de trabajo SNN.

Neuronas y sinapsis se implementan en silicio analógico para mantener ultra-bajo consumo y permitir retención de estado en tiempo continuo —tareas que serían costosas de discretizar en circuitos puramente digitales. «Los dominios analógicos preservan naturalmente la información de estado, eliminando la necesidad de codificarla en la topología de red», dijo Kumar.

Para mitigar variabilidad de fabricación, Innatera agrupa neuronas en segmentos estrechamente emparejados, asegurando comportamiento determinista a lo largo del array. El software en el SDK compensa desajustes residuales, permitiendo a los desarrolladores centrarse en la lógica de aplicación en lugar de calibración de bajo nivel.

Enfoque específico por aplicación

Surgida de la Universidad Tecnológica de Delft, Innatera aseguró 5 millones de euros (≈6 millones $) en financiación semilla a finales de 2020. La compañía ya ha comprometido clientes con ingresos, entregando algoritmos SNN maduros antes de transicionar a hardware.

«Somos una empresa de soluciones de cómputo», dijo Kumar. «Ofrecemos soluciones llave en mano que combinan hardware con algoritmos SNN específicos de aplicación.»

El primer chip está validado para casos de uso de audio, salud y radar, con una hoja de ruta que puede introducir optimizaciones adicionales adaptadas a cada dominio. «Nuestra arquitectura soporta una amplia gama de SNN en aplicaciones, pero continuaremos refinando el hardware para una integración de dominio más profunda», añadió Kumar.

Se esperan las primeras muestras de chip antes de finales de 2021.

> Este artículo se publicó originalmente en nuestro sitio hermano, EE Times.

Contenido relacionado

• Chip de IA apunta a dispositivos de borde de bajo consumo
• Cadena de herramientas, placa de sensor mejoran ecosistema de chip IA
• Nuevos módulos de aceleración IA mejoran rendimiento en el borde
• IA en el borde: qué buscar en 2021
• Cómo implementar AI of Things (AIoT) en MCUs

Para más contenido de Embedded, suscríbete al boletín semanal de Embedded.