Arm presenta microNPU Ethos‑U65 para procesadores de aplicación Cortex‑A

Ethos‑U65

Arm ha lanzado el Ethos‑U65, un microNPU IP de próxima generación diseñado para integrarse perfectamente con núcleos Cortex‑A en procesadores de aplicación. El IP, licenciado por NXP, impulsará una nueva línea de procesadores i.MX que soportan cargas de trabajo avanzadas de IA como estimación de pose, reconocimiento multi‑cara, detección de objetos en video y reconocimiento de voz completo más allá de detección de palabras clave.

El microNPU anterior de Arm, el Ethos‑U55, debutó en febrero 2020 para sistemas de clase microcontrolador emparejados con núcleos Cortex‑M, entregando hasta 0.5 TOPS a 1 GHz en nodos 16 nm o 7 nm y con 3 a 256 unidades MAC. La cartera más amplia de Arm incluye Ethos‑N77 (4 TOPS), N57 (2 TOPS) y N37 (1 TOPS).

El Ethos‑U65 se basa en el diseño de bajo consumo del U55 pero duplica la cuenta MAC a 512, permitiendo 1 TOPS a 1 GHz. Adaptado para entornos de procesador de aplicación, también amplía soporte nativo para operadores de machine learning, según el brief técnico de Arm.

Licenciatario principal

NXP, actuando como licenciatario principal, colaboró con Arm para definir especificaciones a nivel de sistema para el U65. La compañía anunció planes para integrar el microNPU en su próxima familia i.MX de procesadores de aplicación.

Arquitectura NXP para procesador de aplicación IA combina núcleos Cortex‑A y Cortex‑M con microNPU (Imagen: NXP)

En el procesador de IA previsto, el Ethos‑U65 se sienta junto a núcleos Cortex‑M y Cortex‑A, como explicó Ben Eckermann, Ingeniero Jefe de Hardware IA/ML de NXP. El Cortex‑A maneja la pila de aplicación —drivers para periféricos como micrófonos o cámaras— mientras el microNPU y Cortex‑M abordan la carga de trabajo de machine learning, devolviendo resultados al Cortex‑A.

"Como el U55, el U65 depende de un Cortex‑M cercano para soportar operadores invocados raramente y que no justifican implementación completa en hardware", anotó Eckermann. "Este diseño ofrece flexibilidad y grado de future‑proofing".

El U65 presenta buses internos más anchos comparado al U55 y está diseñado para acomodar características de buffering y latencia de DRAM, común en sistemas de procesador de aplicación, mientras entornos Cortex‑M típicamente usan SRAM.

Ampliando la cartera

NXP está expandiendo su línea de SoCs con IA. Los procesadores i.MX 8M+ anunciados previamente ya albergan un acelerador NPU basado en diseño Verisilicon que entrega 2.3 TOPS, suficiente para tareas como segmentación de escena, reconocimiento facial y de objetos en video en vivo, e interpretación de acentos de voz. En el extremo inferior, los microcontroladores de NXP con Ethos‑U55 pueden realizar detección de personas, detección de palabra de activación y denoising de video.

Los productos habilitados con Ethos‑U65 ocuparán el nivel medio, manejando aplicaciones IA como reconocimiento multi‑cara, reconocimiento de voz más sofisticado y estimación de pose. Según Eckermann, este posicionamiento asegura no solapamiento con la línea i.MX 8M+.

Requisitos de cómputo para diversas aplicaciones IA y NPU correspondiente (Imagen: NXP)

>> Este artículo se publicó originalmente en nuestro sitio hermano, EE Times.