Cadence lanza herramienta Cerebrus impulsada por ML para aumentar productividad de diseño de chips 10x y PPA 20%

El diseño de chips evoluciona rápidamente: los clientes exigen más características, huellas más pequeñas y menor consumo, llevando la complejidad a nuevas alturas. Los ingenieros están cada vez más saturados, dificultando la entrega de productos a tiempo. Cadence Design Systems responde con Cerebrus Intelligent Chip Explorer, una herramienta impulsada por aprendizaje automático (ML) que optimiza todo el flujo RTL-a-signoff.

Cerebrus reclama hasta un aumento de 10 veces en la productividad del diseño y una mejora del 20 % en potencia, rendimiento y área (PPA) en una amplia gama de aplicaciones, desde electrónica de consumo hasta computación hiperescala, 5G, automotriz y diseño móvil. La solución combina computación on-site y en la nube para automatizar lo que tradicionalmente requería docenas de ingenieros y meses de iteración manual.

"Esta es la primera herramienta de optimización digital de flujo completo usando ML", dijo Rod Metcalfe, director del grupo de gestión de producto de Cadence. "A medida que la complejidad del diseño crece, los ingenieros se ven obligados a iterar manualmente, lo cual no es escalable. Cerebrus aprovecha la computación masiva para agilizar la automatización y desbloquear mayor productividad."

Metcalfe destacó un caso donde un solo ingeniero convergió en un diseño mejorado de CPU móvil de 5 nm en solo 10 días, mejorando automáticamente su PPA.

Otro caso de uso demuestra optimización automática de floorplan, produciendo ganancias significativas de tiempo y potencia.

Al reutilizar conocimiento histórico de diseño, Cerebrus elimina el aprendizaje manual repetitivo, liberando a los ingenieros para enfocarse en tareas de alto impacto. Cadence describe esto como una "revolución" en automatización de diseño electrónico (EDA), posicionando la herramienta como esencial para equipos que abordan nodos avanzados y complejidad de diseño siempre creciente.

Adoptantes tempranos incluyen Renesas y Samsung Foundry. Satoshi Shibatani de Renesas señaló que la optimización automática de flujo con Cerebrus entregó más del 10 % de mejora en rendimiento de diseño. Sangyun Kim de Samsung Foundry reportó más del 8 % de reducción de potencia en bloques críticos y una mejora del 50 % en tiempo después de solo unos días de uso.

• ML por refuerzo: Explora soluciones de flujo no obvias, mejorando PPA y productividad.
• Reutilización de modelo ML: Aplica aprendizajes pasados automáticamente a nuevos proyectos, acortando la curva de aprendizaje.
• Productividad mejorada: Un solo ingeniero puede auto-optimizar flujos RTL-a-GDS completos para múltiples bloques concurrentemente.
• Computación masivamente distribuida: Escala recursos on-premise o en la nube para exploración rápida.
• Interfaz intuitiva: Cabina interactiva proporciona analíticas en tiempo real y gestión de ejecuciones.

Cerebrus se integra perfectamente con la suite digital full-flow más amplia de Cadence, incluyendo síntesis Genus, implementación Innovus, signoff de tiempo Tempus, potencia RTL Joules, integridad de potencia IC Voltus y verificación Pegasus, ofreciendo a los clientes un camino rápido y predecible hacia el cierre de diseño.