CD4012: Dual 4-Input NAND Gate CMOS – Datasheet, Pinout y Aplicaciones Lógicas

El CD4012 (serie 4000B CMOS) es un circuito integrado lógico que contiene dos compuertas NAND de 4 entradas independientes. Fabricado en tecnología CMOS de óxido metálico, ofrece ancho rango de alimentación (3-18 V, hasta 20 V versión alta tensión), consumo casi nulo en estático, inmunidad al ruido alta (30-50% V_DD), y compatibilidad TTL a 5 V. Es un bloque fundamental para diseño lógico discreto, inversores, buffers, osciladores, y sistemas digitales tolerantes a voltaje variable. Analizamos pinout, specs, equivalentes y uso práctico.

Configuración de Pines (DIP-14 / SOIC-14 / TSSOP-14)

Encapsulado estándar 14 pines. Dos compuertas NAND idénticas (A y B). Cada una: 4 entradas (A, B, C, D), 1 salida (Y).

Nota: Pines 12-13 pueden ser NC o V_DD/V_SS según fabricante (Texas Instruments, ON Semi, NXP, ST). Consulte datasheet específico. Siempre conecte V_DD (14) y V_SS (7) con desacople 100 nF cerámico cerca del IC.

Tabla de Verdad (Compuerta NAND 4 Entradas)

La salida es BAJA (0) solo cuando las 4 entradas son ALTAS (1). En cualquier otro caso, salida ALTA (1).

Especificaciones Eléctricas Clave (CD4012B / HEF4012B / HCF4012B)

• Voltaje suministro (V_DD): 3 V – 18 V (versión estándar B). Versión "H" / alta tensión: hasta 20 V. 5 V típico.
• Corriente reposo (I_DD): < 5 µA @ 5 V, < 50 µA @ 18 V (estático, salidas sin carga).
• Voltaje entrada ALTA (V_IH): Min 3.5 V @ 5 V (70% V_DD).
• Voltaje entrada BAJA (V_IL): Max 1.5 V @ 5 V (30% V_DD).
• Voltaje salida ALTA (V_OH): Min 4.95 V @ 5 V, I_OH = -0.5 mA.
• Voltaje salida BAJA (V_OL): Max 0.05 V @ 5 V, I_OL = 0.5 mA.
• Corriente salida (I_OH/I_OL): ~0.5-1 mA @ 5 V (baja drive). Use buffer (CD4050, 74HC244) para cargas >1 mA / capacitivas.
• Retardo propagación (t_pd): ~50-70 ns @ 5 V, C_L=50 pF. ~30 ns @ 10 V. ~20 ns @ 15 V.
• Tiempo subida/bajada (t_r/t_f): ~100 ns @ 5 V, 50 pF.
• Frecuencia máx (toggle): ~5-10 MHz @ 5 V.
• Disipación potencia: ~500 mW máx (encapsulado).
• ESD (HBM): ~1-2 kV típico. Maneje con precauciones antiestáticas.
• Encapsulados: PDIP-14, CDIP-14, SOIC-14, TSSOP-14, VQFN-14.

Equivalentes y Sustitutos (Funcionales / Mejor Rendimiento)

Recomendación: Para diseños nuevos a 5 V: 74HC20 (CMOS rápido, rail-to-rail). Para 3.3 V: 74LVC20A. Para interfaz TTL legado: 74HCT20. CD4012 solo si necesita rango 3-18 V amplio o reemplazo legacy.

¿Dónde Usar el CD4012? (Aplicaciones)

El texto original menciona un teléfono inalámbrico Motorola CD4012, pero el CD4012 es un IC lógico genérico, no un teléfono. La confusión proviene de la serie "CD" de Motorola (teléfonos) vs "CD4000" de RCA/Harris (lógica CMOS). Aplicaciones reales del IC CD4012:

• Lógica combinacional: Decodificadores, codificadores, multiplexores/demultiplexores construidos con NANDs.
• Generación de reloj / Osciladores: Oscilador RC simple (1 compuerta + R + C), oscilador cristal (2 compuertas en serie + cristal + Rs).
• Buffers / Drivers débiles: Paralelizar salidas de ambas compuertas para mayor drive (2 mA).
• Inversores: Unir 3-4 entradas a V_DD o señal → 1 entrada señal → Inversor. O unir todas las entradas → Inversor.
• Compuertas AND/OR/NOR: NAND + Inversor = AND. Ley De Morgan para OR/NOR.
• Circuitos secuenciales simples: Latches SR (2 NANDs cruzadas), Flip-flops (más NANDs).
• Debouncing: Latch SR con NANDs para contactos mecánicos.
• Divisores de frecuencia / Contadores: Con realimentación.
• Interfaz voltaje variable: Sensor 12 V → CD4012 @ 12 V → Salida 12 V → Divisor resistivo → MCU 3.3 V.
• Sistemas digitales generales: Control industrial, instrumentación, automotriz (versiones calificadas AEC-Q100).

Cómo Usar el CD4012 (Guía Práctica)

1. Alimentación: Conecte Pin 14 (V_DD) a +3..+18 V (típ. 5 V, 12 V, 15 V). Pin 7 (V_SS) a GND. Desacople 100 nF cerámico V_DD-GND cerca pines 14-7.
2. Entradas NO USADAS: NUNCA DEJE FLOTANTES. Conecte a V_DD (lógica 1) o GND (lógica 0) según lógica deseada. Entradas flotantes → oscilaciones, consumo alto, daño por latch-up.
3. Entradas usadas: Drive con salidas CMOS/TTL compatibles (rail-to-rail). Evite señales lentas (dV/dt < 1 V/µs) → use Schmitt-trigger (74HC14, CD40106) antes del CD4012.
4. Salidas: Carga capacitiva < 50 pF ideal. Para LEDs, relés, optos, buses → use buffer/driver (74HC244, ULN2003, MOSFET).
5. Protección ESD: Diodos clamping internos a V_DD/V_SS. En entornos ruidosos/externos, añada TVS / diodos Schottky en entradas.
6. Latch-up: CMOS susceptible si V_IN > V_DD+0.5 V o < V_SS-0.5 V con corriente > 100 mA. Limite corriente entradas (R serie 1-10 kΩ) si riesgo overvoltage.

Ejemplo: Oscilador RC Simple (1 Compuerta CD4012)

Use 1 compuerta NAND como inversor (3 entradas a V_DD, 1 entrada = señal). R entre salida y entrada. C entrada a GND.

f ≈ 1 / (2.2 × R × C) (aprox, depende umbrales). R = 10 kΩ – 1 MΩ, C = 100 pF – 10 µF. Estabilidad moderada (depende V_DD, T). Para precisión: use 74HC14 (Schmitt) + R + C o cristal.

Conclusión

El CD4012 es un bloque lógico CMOS clásico (dual 4-input NAND) valioso por su rango de voltaje ultra-amplio (3-18 V), inmunidad al ruido, y consumo estático nulo. Aunque superado en velocidad, drive, y voltaje bajo por familias 74HC/HCT/LVC/AC, sigue siendo insustituible en: diseños legacy, sistemas multi-voltaje (5 V/12 V/15 V), osciladores RC simples, interfaz sensores alto voltaje, y educación en lógica CMOS. Para nuevos diseños 3.3/5 V: 74HC20 / 74HCT20 / 74LVC20A. Siempre: desacople V_DD, no deje entradas flotantes, respete drive limitado, y consulte datasheet del fabricante exacto (TI, ON Semi, NXP, ST, Diodes Inc) para specs precisos de su lote.