Amplificador IGFET de Compuerta Común: Teoría, Diseño y Aplicaciones Prácticas

Amplificador IGFET de Compuerta Común

La configuración de compuerta común (CG) es un bloque fundamental en diseño analógico de alta frecuencia. Con el terminal de fuente conectado a la señal de entrada y la compuerta mantenida en un sesgo fijo, el dispositivo entrega una ganancia de voltaje cercana a la unidad e impedancia de entrada excepcionalmente baja —ideal para interfaz con fuentes de alta impedancia como alimentaciones de antena o fotodiodos.

Topología Básica

El amplificador CG clásico consiste en un solo IGFET (p. ej., un MOSFET canal N) con los siguientes elementos clave:

• Compuerta (G): Punto de sesgo DC (a menudo acoplado AC a tierra).
• Fuente (S): Conectada a la entrada a través de una pequeña resistencia de degeneración de fuente, estableciendo la transconductancia.
• Drenaje (D): Proporciona la salida; una resistencia de carga (R_L) se coloca a tierra o a la siguiente etapa.

Métricas Clave de Rendimiento

• Ganancia de Voltaje (A_v) ≈ g_m·R_L. Con g_m ≈ 40 mS (típico para un 2N7000 a 10 mA) y R_L = 10 kΩ, A_v ≈ 400.
• Impedancia de Entrada (Z_in) ≈ 1/g_m ≈ 25 Ω—sustancialmente menor que una etapa de fuente común.
• Impedancia de Salida (Z_out) ≈ r_o + (1/g_m) ≈ varios kΩ, adecuada para impulsar cargas resistivas.
• Ancho de Banda limitado por capacitancias parásitas C_gd y C_gs; el efecto Miller se minimiza porque la compuerta es el nodo de referencia.

Ventajas y Compromisos

• Baja impedancia de entrada permite acoplamiento directo a sensores de alta impedancia.
• Ganancia de voltaje cercana a unity preserva amplitud de señal.
• Excelente respuesta en frecuencia debido a capacitancia Miller reducida.
• Impedancia de salida menor que una etapa de fuente común, pero mayor que una de drenaje común.
• Requiere sesgo de compuerta preciso; variaciones en V_GS pueden desplazar el punto de operación.

Consideraciones de Diseño

1. Sesgo: Use una red de sesgo estable o un divisor de voltaje con resistencias de alto valor para fijar V_GS mientras minimiza carga.
2. Degeneración de Fuente: Una pequeña resistencia de fuente (R_S ≈ 10 Ω) linealiza la etapa y proporciona realimentación negativa sin elevar significativamente Z_in.
3. Capacitancias Parásitas: Mantenga el diseño del dispositivo compacto; use técnicas de layout de alta velocidad para reducir C_gd y C_gs.
4. Rechazo de Fuente de Alimentación: Emplee capacitores de filtrado en el punto de sesgo de compuerta para suprimir ruido de alimentación.
5. Gestión Térmica: Asegure disipación de calor adecuada para operación de alta corriente; use layout consciente de resistencia térmica.

Aplicaciones Típicas

• Frentes RF para transceptores inalámbricos donde se necesita un driver de baja impedancia.
• Etapas de entrada de convertidores analógico-digitales (ADC) para presentar una carga de baja impedancia.
• Amplificadores de instrumentación donde la etapa CG proporciona un buffer de alto ancho de banda.
• Preamplificadores de audio para drivers de línea balanceada.

Lectura Adicional

Para una inmersión más profunda, consulte la entrada de Wikipedia sobre MOSFETs y el Estándar IEEE 1000 sobre parámetros MOSFET. Datos experimentales de la hoja de datos TI 7612 ilustran figuras reales de g_m y ganancia a frecuencias RF.