ADC Delta-Sigma: Aprovechando el Sobremuestreo para Conversión Analógico-Digital Precisa

Los convertidores analógico-digitales (ADCs) Delta-Sigma (ΔΣ) representan una familia sofisticada de dispositivos que transforman señales de voltaje continuo en datos digitales de alta resolución. En matemáticas y física, la letra griega mayúscula Δ representa diferencia o cambio, mientras que Σ denota sumatoria. La arquitectura ΔΣ explota esta relación midiendo continuamente la diferencia entre la salida del integrador y cero voltios, y luego sumando las muestras binarias resultantes para recuperar el valor analógico original.

En el núcleo de un convertidor ΔΣ hay un integrador que recibe el voltaje de entrada analógico. A medida que la entrada cambia, la salida del integrador rampa linealmente, produciendo un voltaje cuya pendiente es proporcional a la magnitud de la entrada. Un comparador de alta velocidad mide entonces si esta rampa está por encima o por debajo de tierra, generando una decisión de 1 bit (ADC de 1 bit) de "alto" o "bajo".

La salida del comparador es capturada por un flip-flop tipo D en cada pulso de reloj. Este bit almacenado se realimenta al integrador a través de un segundo comparador que traduce el nivel lógico 0-V/5-V en una señal bipolar ±V. Si el voltaje del integrador es positivo, la realimentación lo empuja hacia cero; si es negativo, lo empuja en dirección opuesta. El bucle busca continuamente el punto donde la salida del integrador iguala cero voltios, manteniendo así el integrador en un estado equilibrado.

Diagrama Esquemático

El diagrama muestra el integrador sumador a la izquierda, seguido por el comparador (ADC de 1 bit), el flip-flop D que atrapa el bit, y finalmente el comparador de realimentación que convierte el nivel lógico de nuevo en una señal ±V para el integrador.

Formas de Onda de Salida

Cuando el voltaje de entrada es cero, el integrador no tiene impulso neto para rampar en ninguna dirección. El bucle de realimentación fuerza por tanto al flip-flop a oscilar entre estados alto y bajo, cazando efectivamente cero voltios. Esta oscilación puede visualizarse en la siguiente forma de onda:

Introduciendo una entrada analógica negativa se inclina la rampa del integrador hacia el lado positivo. El bucle de realimentación compensa aumentando la proporción de bits altos en la corriente de salida, como se muestra aquí:

Con una entrada negativa mayor, el integrador rampa aún más pronunciadamente, resultando en una mayor densidad de bits altos:

A lo largo de un intervalo de muestreo completo, la proporción de bits altos aumenta con la magnitud del voltaje de entrada:

Para obtener una salida binaria paralela convencional, la corriente de bits serial se promedia —a menudo por un contador que cuenta el número de bits altos sobre un número fijo de pulsos de reloj. La cuenta resultante refleja directamente la magnitud de la entrada analógica.

Los convertidores Delta-Sigma frecuentemente emplean múltiples etapas de integrador o comparadores multi-bit, pero el principio central permanece el mismo: sobremuestreo. Muestreando la entrada a una tasa muy por encima de la frecuencia de Nyquist y promediando las muchas decisiones de 1 bit, el sistema alcanza una resolución efectiva que rivaliza o supera a un ADC de 8 bits de disparo único —aunque a menor rendimiento.

En resumen, la arquitectura ADC ΔΣ combina un bucle simple integrador-comparador con sobremuestreo inteligente para entregar representaciones digitales de alta resolución de señales analógicas, manteniendo un diseño compacto y robusto adecuado para sistemas embebidos modernos.

HOJA DE TRABAJO RELACIONADA:

• Hoja de Trabajo de Conversión Analógico-Digital