Chip de IA seguro permite computación rápida y eficiente en smartphones protegiendo datos de usuarios

Electrónica y Sensores INSIDER

Un nuevo chip puede acelerar eficientemente cargas de trabajo de machine-learning en dispositivos edge como smartphones mientras protege datos sensibles de usuarios de dos tipos comunes de ataques — ataques de canal lateral y ataques de sondeo de bus. (Imagen: Figura del chip cortesía de los investigadores; MIT News; iStock)

Problema: Privacidad vs. eficiencia en IA edge

Apps de monitoreo de salud pueden ayudar a personas a manejar enfermedades crónicas o mantenerse en forma, usando nada más que un smartphone. Sin embargo, estas apps pueden ser lentas e ineficientes energéticamente porque los vastos modelos de machine-learning que las impulsan deben ser trasladados entre un smartphone y un servidor de memoria central.

Los ingenieros a menudo aceleran las cosas usando hardware que reduce la necesidad de mover tantos datos de ida y vuelta. Aunque estos aceleradores de machine-learning pueden agilizar la computación, son susceptibles a atacantes que pueden robar información secreta.

Solución: Acelerador resistente a ataques

Para reducir esta vulnerabilidad, investigadores de MIT y MIT-IBM Watson AI Lab crearon un acelerador de machine-learning resistente a los dos tipos más comunes de ataques. Su chip puede mantener los registros de salud, información financiera u otros datos sensibles de un usuario privados mientras aún permite que modelos masivos de IA se ejecuten eficientemente en dispositivos.

El equipo desarrolló varias optimizaciones que permiten seguridad fuerte mientras solo ralentizan ligeramente el dispositivo. Además, la seguridad añadida no impacta la precisión de los cómputos. Este acelerador de machine-learning podría ser particularmente beneficioso para aplicaciones de IA exigentes como realidad aumentada y virtual o conducción autónoma.

Aunque implementar el chip haría un dispositivo ligeramente más costoso y menos eficiente energéticamente, ese es a veces un precio que vale la pena pagar por seguridad, dijo la autora principal Maitreyi Ashok, estudiante de posgrado en Ingeniería Eléctrica y Ciencia de la Computación (EECS) en MIT.

"Es importante diseñar con seguridad en mente desde el principio. Si intentas agregar incluso una cantidad mínima de seguridad después de que un sistema ha sido diseñado, es prohibitivamente costoso. Fuimos capaces de equilibrar efectivamente muchos de estos tradeoffs durante la fase de diseño", dijo Ashok.

Enfoque de tres frentes para seguridad

Los investigadores apuntaron a un tipo de acelerador de machine-learning llamado digital in-memory compute (IMC). Un chip IMC digital realiza computaciones dentro de la memoria de un dispositivo, donde piezas de un modelo de machine-learning se almacenan después de ser movidas desde un servidor central.

El modelo completo es demasiado grande para almacenar en el dispositivo, pero al romperlo en piezas y reutilizar esas piezas tanto como sea posible, los chips IMC reducen la cantidad de datos que deben moverse de ida y vuelta.

Pero los chips IMC pueden ser susceptibles a hackers. En un ataque de canal lateral, un hacker monitorea el consumo de energía del chip y usa técnicas estadísticas para ingeniería inversa de datos mientras el chip computa. En un ataque de sondeo de bus, el hacker puede robar bits del modelo y dataset sondeando la comunicación entre el acelerador y la memoria off-chip.

IMC digital acelera la computación realizando millones de operaciones a la vez, pero esta complejidad hace difícil prevenir ataques usando medidas de seguridad tradicionales, dijo Ashok.

Ella y sus colaboradores tomaron un enfoque de tres frentes para bloquear ataques de canal lateral y sondeo de bus.

1. División de datos en piezas aleatorias

Primero, emplearon una medida de seguridad donde los datos en el IMC se dividen en piezas aleatorias. Por ejemplo, un bit cero podría dividirse en tres bits que aún igualan cero después de una operación lógica. El IMC nunca computa con todas las piezas en la misma operación, así que un ataque de canal lateral nunca podría reconstruir la información real.

Pero para que esta técnica funcione, bits aleatorios deben agregarse para dividir los datos. Debido a que IMC digital realiza millones de operaciones a la vez, generar tantos bits aleatorios involucraría demasiado cómputo. Para su chip, los investigadores encontraron una forma de simplificar computaciones, haciéndolo más fácil de dividir efectivamente los datos mientras eliminan la necesidad de bits aleatorios.

2. Cifrado ligero para memoria off-chip

Segundo, previenen ataques de sondeo de bus usando un cifrado ligero que encripta el modelo almacenado en memoria off-chip. Este cifrado ligero solo requiere cómputos simples. Además, solo descifraron las piezas del modelo almacenadas en el chip cuando fue necesario.

3. Generación de clave en el chip via función físicamente no clonable

Tercero, para mejorar la seguridad, generaron la clave que descifra el cifrado directamente en el chip, en lugar de moverla de ida y vuelta con el modelo. Generaron esta clave única a partir de variaciones aleatorias en el chip introducidas durante la fabricación, usando lo que se conoce como función físicamente no clonable (PUF).

"Quizás un alambre va a ser un poco más grueso que otro. Podemos usar estas variaciones para obtener ceros y unos de un circuito. Para cada chip, podemos obtener una clave aleatoria que debería ser consistente porque estas propiedades aleatorias no deberían cambiar significativamente con el tiempo", explicó Ashok.

Reutilizaron las celdas de memoria en el chip, aprovechando las imperfecciones en estas celdas para generar la clave. Esto requiere menos cómputo que generar una clave desde cero.

"A medida que la seguridad se ha vuelto un tema crítico en el diseño de dispositivos edge, hay una necesidad de desarrollar un stack de sistema completo enfocado en operación segura. Este trabajo se enfoca en seguridad para cargas de trabajo de machine-learning y describe un procesador digital que usa optimización transversal. Incorpora acceso a datos encriptado entre memoria y procesador, enfoques para prevenir ataques de canal lateral usando aleatorización, y explotar variabilidad para generar códigos únicos. Tales diseños van a ser críticos en futuros dispositivos móviles", dijo Anantha Chandrakasan, director de innovación y estrategia de MIT, Decano de la Escuela de Ingeniería, y Profesor Vannevar Bush de EECS.

Resultados de pruebas y próximos pasos

Para probar su chip, los investigadores asumieron el rol de hackers e intentaron robar información secreta usando ataques de canal lateral y sondeo de bus.

Incluso después de millones de intentos, no pudieron reconstruir ninguna información real o extraer piezas del modelo o dataset. El cifrado también permaneció inquebrantable. Por contraste, tomó solo unas 5,000 muestras robar información de un chip sin protección.

Sin embargo, la adición de seguridad redujo la eficiencia energética del acelerador, y también requirió un área de chip más grande, lo que lo haría más costoso de fabricar.

El equipo planea explorar métodos que podrían reducir el consumo de energía y tamaño de su chip en el futuro, lo que facilitaría su implementación a escala.

"A medida que se vuelve demasiado costoso, se vuelve más difícil convencer a alguien de que la seguridad es crítica. El trabajo futuro podría explorar estos tradeoffs. Quizás podríamos hacerlo un poco menos seguro pero más fácil de implementar y menos costoso", dijo Ashok.

Fuente