Elección de la Codificación FPGA Adecuada: Estudio Práctico con el Juego de la Vida de Conway

Siga tres experimentos que ilustran cómo elegir la codificación más adecuada para un diseño FPGA.

Al diseñar lógica FPGA, la herramienta de síntesis típicamente selecciona la codificación; generalmente es mejor confiar en su decisión. Sin embargo, entender los matices de las representaciones binaria, Gray y one‑hot puede ayudarle a anticipar cuándo el compilador puede favorecer una sobre las otras.

Este artículo recorre un experimento práctico que usa el Juego de la Vida de Conway como banco de pruebas, destacando los compromisos que surgen cuando cada codificación se aplica a un gran array de máquinas de estados finitos.

En esta serie hemos cubierto la construcción de FSM en Verilog, el impacto de estados iniciales y memoria en la codificación, y una comparación de alto nivel de esquemas binarios, one‑hot y Gray.

El Sistema Bajo Prueba

Para magnificar las diferencias de hardware, instancié una máquina de estados docenas de veces en una cuadrícula de 23×23, permitiendo una comparación directa de codificaciones binaria, Gray y one‑hot.

El Juego de la Vida de Conway es un autómata celular clásico que modela el nacimiento, supervivencia y muerte de células en una red 2‑D rectangular. Cada célula sigue tres reglas simples en cada ciclo:

1. Células vivas con dos o tres vecinas vivas sobreviven.
2. Células muertas con tres vecinas vivas se vuelven vivas.
3. Todas las demás células mueren o permanecen muertas.

Estas reglas dan lugar a una rica variedad de patrones emergentes y proporcionan una carga de trabajo limpia y bien entendida para evaluar estrategias de codificación.

A continuación se muestra un GIF de la Pistola Planeadora de Bill Gosper, un patrón popular en el Juego de la Vida.

Una variación del Juego de la Vida de Conway, conocida como Pistola Planeadora de Bill Gosper. Gif creado por Lucas Vieira [CC BY‑SA 3.0]

Código Verilog

La lógica de la célula se modela como una FSM de 8 estados. Aunque el cálculo por célula del Juego de la Vida completa en un solo ciclo, el diseño de 8 estados crea una diferencia notable entre codificaciones. El siguiente módulo Verilog demuestra la codificación binaria original.

`define STATE_0 3'b000 `define STATE_1 3'b001 `define STATE_2 3'b010 `define STATE_3 3'b011 `define STATE_4 3'b100 `define STATE_5 3'b101 `define STATE_6 3'b110 `define STATE_7 3'b111

module LifeCell( input clk, input nrst, input seed, input [7:0] neighbors, output reg alive); reg [2:0] state; always @ (posedge clk) if (nrst == 0) state <= `STATE_0; else case(state) `STATE_0: begin // ... state <= `STATE_1; end `STATE_1: begin // ... state <= `STATE_2; end // ... `STATE_7: begin // ... state <= `STATE_1; end endcase endmodule

Si desea una inmersión más profunda en el código, el proyecto completo está disponible en GitHub.

Implementaciones de Codificación FPGA

El diseño se sintetizó en una cuadrícula de 23×23 células, resultando en 27 implementaciones distintas: tres variantes de FSM, cada una compilada con codificaciones binaria, Gray y one‑hot, en tres FPGAs objetivo.

FSM #1: Modelo Original

Esta FSM ejecuta un estado inicial una vez, luego recorre los siete estados restantes —una secuencia que sugería que la codificación Gray podría ser ventajosa.

FSM #2: Una Secuencia

Actuando como un simple contador de 3 bits, esta FSM reforzó aún más mi expectativa de que la codificación Gray dominaría.

FSM #3: Un Enredo Arbitrario

Esta variante comparte la ruta crítica de FSM #1 pero toma una ruta no lineal cuando el conteo de vecinos supera tres. La codificación one‑hot parecía el ajuste natural para tales transiciones irregulares.

Arquitecturas Objetivo

Las implementaciones se construyeron con las cadenas de herramientas del proveedor para los siguientes dispositivos:

• Xilinx Vivado Suite en un FPGA Artix‑7
• Intel Quartus Prime en un FPGA Cyclone‑V
• Lattice Diamond en un FPGA LatticeXP2

Comparación de Resultados

El benchmarking de diseños FPGA es inherentemente impulsado por métricas. Elegí cuatro indicadores clave —uso de recursos lógicos, conteo de registros, frecuencia máxima estimada y potencia en chip— y asigné puntuaciones ponderadas a cada uno. El mejor desempeño en cada métrica ganó +1 (o +2 para métricas ponderadas), el peor recibió –1 (o –2), y el medio recibió 0.

• Unidades Lógicas: LUTs (Xilinx/Lattice) o ALMs (Intel). Peso 1.
• Registros: Peso 1.
• Frecuencia Máxima: Peso 2.
• Potencia en Chip: Peso 2.

Las puntuaciones acumulativas para cada una de las 27 implementaciones se muestran a continuación.

Tabla de resultados para las 27 implementaciones. Verde destaca la mejor codificación, rojo la peor y amarillo la mediana (sin empates).

En general, la codificación one‑hot aparece en las dos últimas filas, con solo dos instancias de paridad con otros esquemas. En contraste, la codificación Gray emerge consistentemente como la mejor, especialmente cuando frecuencia y potencia se ponderan más pesadamente.

Para destacar a los ganadores, la tabla a continuación aisla la codificación líder para cada variante.

El Veredicto

Si bien los datos se inclinan hacia la codificación Gray para esta carga de trabajo particular del Juego de la Vida, el resultado depende de qué métricas priorice. Si valora el uso de recursos sobre el rendimiento, puede surgir un ranking diferente. Mi objetivo aquí no es prescribir una regla única para todos, sino ilustrar cómo la evidencia empírica puede guiar las elecciones de codificación.

Siéntase libre de explorar el código fuente, las 27 implementaciones sintetizadas o la simulación en vivo del Juego de la Vida en el repositorio GitHub del proyecto.