Samsung presenta I-Cube4: 4 HBMs y die lógico en interposer silicio 100 µm

Samsung Electronics anunció disponibilidad de su nueva solución packaging 2.5D, Interposer‑Cube4 (I‑Cube4), con cuatro dies high‑bandwidth memory (HBM) y un die lógico en interposer silicio de 100 µm espesor.

I‑Cube es tecnología integración heterogénea que coloca uno o más dies lógicos (CPU, GPU, etc.) y múltiples HBMs horizontalmente sobre interposer silicio, permitiéndoles funcionar como single chip dentro single package.

I‑Cube4, desarrollado en marzo como sucesor de I‑Cube2, soporta high‑performance computing, IA, 5G, cloud y workloads large‑data-center, entregando comunicación más rápida y mayor eficiencia energética entre lógica y memoria mediante integración heterogénea.

El área interposer silicio crece con número de dies lógicos y HBMs. Como interposer I‑Cube es solo ~100 µm grueso —más fino que hoja papel— interposers mayores son más propensos a bending o warping, lo que puede degradar calidad producto. La profunda experiencia semiconductores de Samsung permitió estudios rigurosos de warpage interposer y expansión térmica, permitiendo ajustes a material y espesor que hicieron I‑Cube4 comercialmente viable.

Samsung también introdujo estructura mold-free para I‑Cube4 que mejora remoción calor y yield. Test pre-screening filtra productos defectuosos durante fabricación, reduciendo pasos proceso, recortando costes y acortando lead time.

"Con la explosión de aplicaciones high-performance, es esencial proveer total foundry solution con tecnología integración heterogénea para mejorar rendimiento global y eficiencia energética de chips", dijo Moonsoo Kang, senior VP foundry market strategy Samsung Electronics. "Aprovechando experiencia mass-production I‑Cube2 y avances comerciales I‑Cube4, Samsung soportará plenamente implementaciones producto clientes."

Desde lanzamiento I‑Cube2 2018 y eXtended‑Cube (X‑Cube) 2020, tecnología integración heterogénea Samsung ha inaugurado nueva era para HPC. La compañía ahora desarrolla soluciones packaging aún más avanzadas —hasta I‑Cube6 y más allá— combinando nodos proceso cutting-edge, IPs interfaz high-speed y tecnologías packaging 2.5D/3D avanzadas, permitiendo clientes diseñar productos forma más eficiente.

Contenidos Relacionados:

• Algoritmo machine learning explota variabilidad ReRAM
• Siemens añade a Veloce para verificación hardware-assisted seamless
• Edge AI desafía tecnología memoria
• Synopsys aborda ICs hyper-convergent con unified circuit simulation flow
• New EDA Design Tool Addresses Heterogenous Systems Integration