Mejorando fiabilidad de potencia: Añadiendo histéresis a bloqueo por sub/sobrevoltaje

Los divisores resistivos atenúan altos voltajes a nivel que circuitos de bajo voltaje pueden acomodar sin sobrecargarse o dañarse. En circuitos de control de ruta de potencia, divisores resistivos ayudan a establecer umbrales de bloqueo por subvoltaje (UVLO) y sobrevoltaje (OVLO) de fuente de alimentación. Tales circuitos de calificación de voltaje de suministro se encuentran en sistemas automotrices, instrumentos portátiles a batería y tarjetas de procesamiento de datos y comunicaciones.

El bloqueo por subvoltaje (UVLO) previene que el sistema electrónico downstream opere con voltajes de suministro anormalmente bajos, lo que podría causar mal funcionamiento. Por ejemplo, sistemas digitales pueden comportarse erráticamente o incluso congelarse cuando su voltaje de suministro está bajo especificación. Cuando la fuente es batería recargable, UVLO previene daño a batería por descarga profunda. El bloqueo por sobrevoltaje (OVLO) protege el sistema de voltajes de suministro dañinamente altos. Dado que umbrales de sub y sobrevoltaje dependen del rango operativo válido del sistema, divisores resistivos se usan para establecer umbrales personalizados con el mismo circuito de control. La histéresis de umbral es necesaria para obtener función de bloqueo suave y sin chatter (rebote) incluso en presencia de ruido de suministro o resistencia. Tras discutir un circuito UVLO/OVLO simple, este artículo presentará métodos simples para añadir histéresis de umbral, necesaria cuando el valor por defecto es insuficiente.

Circuito de Bloqueo por Subvoltaje y Sobrevoltaje

La Figura 1 muestra un circuito de bloqueo por subvoltaje (sin histéresis por ahora). Tiene un comparador con voltaje de referencia positivo (V_T) en su entrada negativa. El comparador controla un interruptor de potencia que abre o cierra la ruta entre entrada de suministro y sistema electrónico downstream. La entrada positiva del comparador conecta a un divisor resistivo desde la entrada. Si el suministro se enciende y empieza a subir desde 0 V, la salida del comparador es inicialmente baja, manteniendo el interruptor de potencia apagado. La salida del comparador conmuta cuando su entrada positiva alcanza V_T. En este momento, la corriente en la resistencia inferior es V_T/R_B. La misma corriente fluye en R_T si el comparador no tiene corriente de bias de entrada. Por tanto, el voltaje de suministro cuando el comparador conmuta es V_T + R_T × V_T/R_B = V_T × (R_B + R_T)/R_B. Este es el umbral UVLO de suministro establecido por el divisor resistivo. Por ejemplo, V_T de 1 V y R_T = 10 × R_B produce umbral UVLO de 11 V. Por debajo de este umbral, la salida del comparador es baja, abriendo el interruptor; por encima, el interruptor cierra y el suministro fluye para alimentar el sistema. El umbral puede ajustarse fácilmente cambiando la ratio de R_B y R_T. El valor absoluto de resistencia se fija por la corriente de bias presupuestada para el divisor (más sobre esto después). Para establecer umbral OVLO, solo intercambie las dos entradas del comparador (por ejemplo, ver comparador inferior en Figura 2) de modo que entrada creciente fuerce salida del comparador baja y abra el interruptor.

Figura 1. Bloqueo por subvoltaje de suministro usando divisor resistivo, comparador e interruptor de potencia. (Fuente: Analog Devices)

Aunque no es foco de este artículo, el interruptor puede implementarse con MOSFET de potencia N-channel o P-channel. La discusión previa asume interruptor MOSFET N-channel que abre (alta resistencia) cuando su voltaje de gate es bajo (ej. 0 V). Para cerrar completamente (baja resistencia) un MOSFET N-channel, el voltaje de gate debe ser mayor que el suministro al menos en el voltaje de umbral del MOSFET, requiriendo charge pump. Controladores de protección como LTC4365, LTC4367 y LTC4368 integran comparadores y charge pumps para駆動 N-channel MOSFETs manteniendo bajo consumo quiescente. MOSFETs P-channel no requieren charge pump pero la polaridad de gate se invierte; es decir, voltaje bajo cierra mientras voltaje alto abre interruptor P-channel.

Volviendo a divisores resistivos: una cadena de 3 resistencias establece ambos umbrales UVLO y OVLO (Figura 2), ahorrando corriente de bias de un divisor vs. usar dos cadenas separadas de 2 resistencias. El umbral UVLO es V_T × (R_B + R_M + R_T)/(R_B + R_M) mientras el OVLO es V_T × (R_B + R_M + R_T)/R_B. Una compuerta AND combina la salida de los dos comparadores antes de enviarla al interruptor de potencia. Por tanto, el interruptor cierra para alimentar el sistema cuando el voltaje de entrada está entre umbrales de sub y sobrevoltaje; en caso contrario, el interruptor abre, desconectando el suministro del sistema. Si consumo de corriente del divisor no es preocupación, divisores separados de sub y sobrevoltaje dan más flexibilidad ajustando cada umbral independientemente.

Figura 2. Bloqueo por subvoltaje y sobrevoltaje usando divisor resistivo único. (Fuente: Analog Devices)

Bloqueo por Subvoltaje y Sobrevoltaje con Histéresis

En Figura 1, si el suministro sube lentamente y tiene ruido o si el suministro tiene resistencia inherente (como batería) que causa caída de voltaje con corriente de carga, la salida del comparador conmutará high y low repetidamente al cruzar el umbral UVLO. Esto es porque la entrada positiva del comparador va repetidamente arriba y abajo del umbral V_T debido al ruido de entrada o caída por corriente de carga a través de la resistencia del suministro. Para circuitos a batería, esto puede ser oscilación interminable. Usar comparador con histéresis elimina este chatter, haciendo transición del interruptor más suave. Como ilustra Figura 3, un comparador histérico presenta umbrales distintos para entrada creciente (ej. V_T + 100 mV) vs. decreciente (ej. V_T – 100 mV). La histéresis a nivel comparador se escala por R_B y R_T a 200 mV × (R_B + R_T)/R_B a nivel de suministro. Si el ruido o la caída en la entrada de suministro está bajo esta histéresis, el chatter se elimina. Hay formas de añadir o aumentar histéresis si la del comparador es ausente o insuficiente. Todos estos métodos usan realimentación positiva en el tap del divisor —por ejemplo, entrada creciente del comparador salta más alta cuando el comparador conmuta. Por simplicidad, las siguientes ecuaciones asumen sin histéresis intrínseca en el comparador.

Figura 3. Añadiendo histéresis a umbral UVLO con resistencia del tap del divisor a salida del interruptor. (Fuente: Analog Devices)

Resistencia del Divisor a Salida (Figura 3):

Añada una resistencia (R_H) del tap del divisor (entrada positiva del comparador) a la salida del interruptor de potencia. Cuando el suministro empieza a subir desde 0 V, la entrada positiva del comparador está bajo V_T y la salida del comparador es baja, manteniendo el interruptor apagado. Asuma que la salida del interruptor está a 0 V debido a la carga del sistema. Por tanto, R_H está en paralelo con R_B para cálculo de umbral de entrada. El umbral de subvoltaje de entrada creciente es V_T × ((R_B || R_H) + R_T)/(R_B || R_H), donde R_B || R_H = R_B × R_H/ (R_B + R_H). El interruptor se enciende por encima de este umbral, conectando el suministro al sistema. Para calcular el umbral de subvoltaje de entrada decreciente, R_H está en paralelo con R_T ya que el interruptor está cerrado, dando umbral decreciente: V_T × (R_B + (R_T || R_H))/R_B, donde R_T || R_H = R_T × R_H/(R_T + R_H). Si el comparador tuviera histéresis, sustituya V_T con umbral comparador creciente o decreciente en ecuaciones previas. Recuerde ejemplo Figura 1, con V_T = 1 V y R_T = 10 × R_B, donde ambos umbrales creciente y decreciente son 11 V sin histéresis comparador ni R_H. Añadiendo R_H = 100 × R_B, como en Figura 3, da umbral creciente 11,1 V y decreciente 10,09 V; es decir, histéresis de 1,01 V. Este método no funciona para OVLO porque entrada creciente apaga el interruptor, causando R_H tire la entrada comparador más baja (lo que enciende interruptor de nuevo) en lugar de más alta.

Conmutando una Resistencia (Figura 4):

Otro método para añadir histéresis es conmutar una resistencia que cambie el valor efectivo de la resistencia inferior. La resistencia conmutada puede estar en paralelo (Figura 4a) o en serie (Figura 4b). Considere Figura 4a: cuando V_IN es baja —ej. 0 V— la salida del comparador (nodo UV u OV) es alta, encendiendo MOSFET N-channel M1 y conectando R_H en paralelo con R_B. Asuma que resistencia on de M1 es despreciable comparada a R_H o está incluida en valor de R_H. El umbral de entrada creciente es el mismo que en Figura 3: V_T × ((R_B || R_H) + R_T)/(R_B || R_H). Una vez V_IN está por encima de este umbral, la salida del comparador es baja, apagando M1 y desconectando R_H del divisor. Por tanto, el umbral de entrada decreciente es el mismo que en Figura 1: V_T × (R_B + R_T)/R_B. Continuando ejemplo con V_T = 1 V, R_T = 10 × R_B, y R_H = 100 × R_B, el umbral creciente es 11,1 V y el decreciente 11 V; es decir, R_H produce histéresis de 100 mV. Este y los siguientes métodos pueden usarse para UVLO u OVLO según cómo la salida del comparador enciende el interruptor (no mostrado).

Figura 4. Añadiendo histéresis a umbral UVLO u OVLO con resistencia (a) shunt conmutada o corriente y (b) resistencia serie. (Fuente: Analog Devices)

La configuración Figura 4b da umbral creciente V_T × (R_B + R_T)/R_B y decreciente V_T × (R_B + R_H + R_T)/(R_B + R_H). R_H = R_B/10 en Figura 4, dando 11 V umbral creciente y 10,091 V decreciente —es decir, 909 mV histéresis. Esto muestra que configuración Figura 4b necesita R_H mucho menor para producir histéresis mucho mayor.

Conmutando una Corriente (Figura 4a):

La resistencia R_H de Figura 4a puede reemplazarse por fuente de corriente I_H. Este método se usa en controladores priorizados LTC4417 y LTC4418. Cuando V_IN es baja, la salida alta del comparador habilita I_H. En el umbral de entrada creciente, la entrada negativa del comparador está en V_T. Por tanto, la corriente en R_T es I_H + V_T/R_B, dando umbral creciente V_T + (I_H + V_T/R_B) × R_T = V_T × (R_B + R_T)/R_B + I_H × R_T. Una vez V_IN está por encima de este umbral, I_H se apaga por la salida baja del comparador. Por tanto, el umbral decreciente es el mismo que en Figura 1: V_T × (R_B + R_T)/R_B, y la histéresis de umbral de entrada es I_H × R_T.

Corriente de Bias del Divisor Resistivo

Las ecuaciones previas han asumido corriente de bias de entrada del comparador cero mientras los ejemplos solo han considerado ratios de resistencias en vez de valores absolutos. Entradas de comparador tienen tanto voltaje de offset (V_OS), inexactitud de referencia (agrupable con V_OS) y corriente de bias o fuga (I_LK). La asunción de fuga cero funciona si la corriente de bias del divisor, V_T/R_B en punto de conmutación Figura 1, es mucho mayor que la fuga de entrada. Por instancia, corriente de divisor 100 veces la fuga de entrada mantiene error de umbral por fuga bajo 1%. Otro método es comparar error de umbral inducido por fuga al de voltaje de offset. Las no-idealidades del comparador cambian la ecuación de umbral UVLO de entrada Figura 1 a: (V_T ± V_OS) × (R_B + R_T)/R_B ± I_LK × R_T (similar a ecuación histérica de corriente previa), que puede reescribirse como (V_T ± V_OS ± I_LK × R_B × R_T/(R_B + R_T)) × (R_B + R_T)/R_B. La fuga de entrada aparece como error en voltaje de umbral del comparador y este error puede minimizarse respecto al voltaje de offset —es decir, I_LK × (R_B || R_T) < V_OS, por selección adecuada de resistencias.

Como ejemplo, el controlador de protección sub/sobrevoltaje LTC4367 tiene ±10 nA fuga máxima para pines UV y OV mientras el voltaje de offset del comparador UV/OV de 500 mV es ±7,5 mV (±1,5% de 500 mV). Presupuestando error de umbral por fuga de ±3 mV (±0,6% de 500 mV, o menos de la mitad del offset 7,5 mV) da R_B || R_T < 3 mV/10 nA = 300 kΩ. Para establecer umbral UVLO de entrada 11 V con umbral comparador 0,5 V requiere R_T = R_B × 10,5 V/0,5 V = 21 × R_B. Por tanto, R_B || R_T = 21 × R_B/22 < 300 kΩ, dando R_B < 315,7 kΩ. El valor estándar 1% más cercano para R_B es 309 kΩ, resultando R_T = 6,49 MΩ. La corriente de bias del divisor en punto de conmutación es 0,5 V/309 kΩ = 1,62 µA, que es 162 veces la fuga de 10 nA. Este análisis es importante al minimizar corriente del divisor sin aumentar error de umbral por fuga de entrada del comparador.

Conclusión

Divisores resistivos permiten ajuste fácil de umbrales de bloqueo por sub/sobrevoltaje con mismo circuito de control basado en comparador. Ruido de suministro o resistencia requiere histéresis de umbral para prevenir chatter de interruptor al cruzar umbral. Se han mostrado varios métodos para implementar histéresis UVLO/OVLO. El principio esencial es tener realimentación positiva en el tap del divisor cuando el comparador conmuta. Al añadir o aumentar histéresis de ICs controladores de protección, algunos métodos dependen de disponibilidad de salida del comparador o señal similar en pines de salida del IC. Al elegir valores de resistencia, debe cuidarse que la fuga de entrada del comparador no se vuelva fuente dominante de error de umbral. Un conjunto exhaustivo de ecuaciones relacionadas, incluidas las de este artículo, han sido implementadas en hoja de cálculo disponible para descarga.

Contenidos relacionados:

• Gestión de secuenciación y supervisión de suministro, parte 1
• Gestión de secuenciación y supervisión de suministro, parte 2
• Seleccionando suministro integrado
• Seleccionando suministro externo
• Próximos retos de diseño low power

Para más Embedded, suscríbase al boletín semanal de Embedded.