El diseño de referencia admite cargas de trabajo de IA que consumen mucha memoria

Lattice Semiconductor Corp. y Etron Technology Inc. han lanzado un diseño de referencia de controlador de memoria para la DRAM RPC de bajo número de pines de Etron para aplicaciones de procesamiento de video e IA de borde de baja potencia que requieren un factor de forma compacto. La FPGA ECP5 de bajo consumo de Lattice, como controlador de memoria para RPC DRAM, proporciona el procesamiento para la carga de trabajo de inteligencia artificial o visión inteligente. Las aplicaciones incluyen cámaras industriales, drones, sistemas AR / VR y sistemas avanzados de asistencia al conductor (ADAS).

El diseño de referencia aborda los requisitos para un menor consumo de energía, un tamaño de factor de forma más pequeño y una latencia de datos reducida. Uno de los desafíos es que la visión inteligente y otras aplicaciones de inteligencia artificial generan una gran cantidad de datos que normalmente se cargan en la nube para su análisis, dijo Lattice, pero debido a las preocupaciones sobre la latencia y la privacidad de los datos por parte de los OEM de dispositivos de borde, quieren manejar más de ese análisis localmente sin potencia o tamaño adicionales a su diseño.

El diseño de referencia usa un 15% menos de energía que un sistema que usa DRAM DDR3 estándar, con una huella de diseño general más pequeña que un paquete BGA de 9 × 13 mm usado por un chip DRAM DDR3 estándar. Otra ventaja de la solución es que no requiere experiencia en diseño basado en FPGA gracias a las herramientas de diseño de Lattice y al paquete de software sensAI, dijo el director de alianzas estratégicas de Lattice, Kambiz Khalilian.

Lattice también lanzó recientemente la última versión de su pila de soluciones para el procesamiento de inteligencia artificial en el dispositivo en el borde, Lattice sensAI 3.0. Al abordar los problemas de seguridad, latencia y privacidad de los datos, la nueva pila de soluciones sensAI 3.0 duplica el rendimiento y reduce el consumo de energía a la mitad para las aplicaciones de inteligencia artificial de borde, dijo Lattice. Incluye soporte para FPGA CrossLink-NX para aplicaciones de visión inteligente de bajo consumo. Cuenta con IP de red neuronal convolucional (CNN) personalizada, una IP de acelerador que simplifica la implementación de redes CNN comunes y está optimizada para aprovechar aún más las capacidades de procesamiento paralelo de las FPGA.

El diseño de referencia Lattice / Etron incluye herramientas de desarrollo de software, con una herramienta generadora de código de memoria basada en GUI y un modelo de simulación Verilog. Las demostraciones de aplicaciones que utilizan la pila de soluciones Lattice sensAI y el diseño de referencia del controlador de memoria RPC DRAM estarán disponibles en Etron en el tercer trimestre de 2020.

>> Este artículo se publicó originalmente el nuestro sitio hermano, Electronic Products.